论文部分内容阅读
【摘 要】本文介绍了两类重要的频率合成器，直接数字频率合成器（DDS）和锁相频率合成器的特性、各自的优缺点。结合实际产品，分别介绍了采用AD9910芯片设计的低相噪直接数字频率合成器，以及采用小数分频设计的锁相频率合成器的原理及测试结果，设计的频率范围为62.5～92.5MHz，步进1Hz。
【关键词】直接数字频率合成（DDS） AD9910 锁相频率合成器
0 引言
频率合成技术，是以一个极其稳定的基准频率，合成大量所需要的高稳定度、高准确度的频率。随着微电子、计算机、移动通信、自动化控制等技术的发展，越来越多的地方需要用到高稳定度、高准确度、频率可调的信号 ，所以频率合成技术越来越受人们重视。高性能、小体积、低功耗、高集成度，以及低成本是频率合成器的研究重点。目前基本的频率合成器设计主要有两种方式，一种是直接数字频率合成器，另一种是锁相频率合成器。下面就上述两种频率合成器作逐一介绍。
1 直接数字频率合成器（DDS）
1.1直接数字频率合成器（DDS）的特点
直接数字频率合成器（DDS）的思路是：按一定的时钟节拍从存放有正弦函数表的ROM中读出这些离散的代表正弦幅值的二进制数，然后经过D/A变换并滤波，得到一个模拟的正弦波。直接数字频率合成器就是用数字技术产生正弦波，它与锁相频率合成器相比，具有数字信号处理的一系列优点：
a）由于模拟的压控振荡器VCO是锁相频率合成器相位噪声的主要来源，DDS频率合成器没有VCO，因此相位噪声要小很多。DDS的相位噪声主要取决于时钟信号的相位噪声，而时钟信号是一个高频率、高稳定度、低相位噪声的恒温晶体振荡器产生。而且DDS的输出频率远小于时钟频率（fout<1/4fclk），DDS对时钟信号相当于一个分频器，因此它的输出信号的相位噪声理论上要比时钟信号改善了20log（fclk/fout）dB。若以fout=1/4fclk为例，输出信号相位噪声比时钟信号噪声改善了12dB。b）DDS只需通过改变频率字寄存器值就可以提供精确的频率。c）DDS提供了极快的频率转换速度，不必像锁相频率合成器那样通过负反馈来逐渐稳定频率。对于DDS频率合成器的频率转换时间，与频率的步进大小无关，只取决于器件的工作速度。
但是，DDS频率合成器的一个重要的问题是杂散信号较多，这主要是因为以下几个原因：
a）DDS是以对正弦波抽样，D/A变换的方式产生正弦波，因此会产生很多离散的杂散信号。b）由于ROM的容量限制，ROM的地址线数比相位累加器的位数少很多，因此产生的相位误差会引入很多杂散频率分量。c）D/A变换器的非线性也是DDS主要的杂散分量来源。
1.2 直接数字频率合成器（DDS）的原理
直接数字频率合成器（DDS）主要由AD9910芯片、送码电路，放大电路，带通滤波器及一些辅助电路组成，原理框图如图1所示。
图1 直接数字频率合成器原理框图
DDS芯片AD9910采用三线串行接口（Clock，Data，LE）对芯片内寄存器进行控制。除了上面三根控制线外，芯片还有Reset和CS信号需要控制。在送初始化控制码时，需先送Reset信号给芯片复位。CS控制端在单片使用时可始终接低电平，在多片复用时需对其进行控制。寄存器送码可直接通过计算机的并口进行。本设计选用的是单频模式，对芯片的0x00、0x01、0x02三个控制寄存器以及0x0e的单频信号寄存器进行送码。开机初始化送码时，四个寄存器码都需要送码，改频时只需送0x0e寄存器即可。
在AD9910的DAC输出端接一个单双变换器，把DDS差分输出信号转换为单端信号。单端输出后接一个放大电路，用来放大产生的信号。放大后的信号接带通滤波器，用来滤除干扰和杂散信号，得到所需频率。
2.锁相频率合成器
2.1 锁相频率合成器的特点
锁相技术是一种相位负反馈技术，它是通过比较输入信号和压控振荡器的输出信号的相位，取出与这两个信号的相位差成正比的电压作为误差电压来控制振荡器的频率，达到使其与输入信号频率相等的目的。
锁相频率合成器通常有小数分频锁相环和DDS+锁相环两种方式。下面着重介绍小数分频锁相环。
2.2 小数分频锁相环的原理
小数N分频锁相环技术是利用数字锁相环和直接数字合成来得到具有可编程分频器的锁相环，其分频比是一个整数与一个整数的倒数之和。
a）小数分频控制器。数据、地址及控制线通过缓冲、译码等，直接送到小数分频专用电路处理，这个专用电路以5MHz为工作时钟，根据送来的数据去控制分频器及压控振荡器的工作波段，实现锁相环所需的各种控制。
b）压控振荡器。压控振荡器VCO工作频率为62.5～92.5MHz，由高Q的LC谐振回路，与低噪声的场效应管等组成。压控振荡器VCO共分5个波段，尽可能减小VCO引起的相位噪声。小数分频控制电路送出三根线通过译码来控制VCO，以选择波段。
c）分频器。分频器的分频比为12～18。小数分频控制电路根据频率合成器的工作频率，来决定分频比，并送出5根控制线到分频器。压控振荡器输出的其中一路送到分频电路，经过分频器分频后，送到相位比较器去鉴相。
d） 相位比较器
相位比较器采用性能最好的边沿触发鉴频鉴相器。鉴相频率为5MHz。压控振荡器的输出频率经过分频器分频后得到的5MHz信号，与标频经整形、分频等转换后得道的5MHz信号进行相位比较。当环路锁定时，此两信号相位差1800.。失锁时，失锁检测产生逻辑 “0”电平，反之产生逻辑“1”电平输出。并将此信号送到检测电路。
e） 电平转换、泵电路和环路滤波 泵电路和环路滤波由晶体管和电阻，电容等组成。相位比较器输出送至差分放大器输入，用来进行电平转换，后面紧跟一个低通滤波器，这样使得泵电路晶体管随着相位比较器输出信号的占空比的变化而截止或导通，于是环路滤波电容通过泵电路晶体管进行充、放电，电容上的电压变化范围为+15V至-15V。这个电压用来作为压控振荡器的压控电压，控制振荡器的输出频率。
3.测试结果的对比
针对两种方法实现的频率合成器，分别进行了指标测量。这里挑选两个关键指标：相位噪声和换频时间，对测量结果进行比较。
a） 相位噪声测试。我们对用两种方法设计的频率合成器的相位噪声进行了测试，测试频率点为72.496MHz。测量结果见下表。从测量数据看，直接数字频率合成器的相位噪声整体上要比小数分频频率合成器小，尤其在1kHz处。
b）换频时间测试。通过测试，用AD9910设计的直接数字频率合成器的换频时间一般都在微秒级，与频率的步进无关，而采用小数分频的锁相频率合成器的换频时间一般都在毫秒级，而且与换频步进有关系。由此可见，直接数字频率合成器比小数分频的锁相频率合成器的换频时间快得多，适合于需要高速换频的应用。
4.结语
上述两种方法设计的频率合成器各有特点。在直接数字频率合成器中使用的ADD9910 芯片是一片性价比较高的DDS芯片。它的速度快，输出波形稳定。频率、相位和幅度皆可控制且分辨率高。它的时钟最高达1G。输出频率的范围为0～400MHz，使得这个方案有很强的通用性。不同系统中，只要根据使用的频率范围适当调整带通滤波器的参数，就可以完成设计。无需调试，可生产性很强。设计简单，体积小，可靠性高。相比锁相频率合成器，还有分辨率高、功耗低，工作频带宽，相位噪声低，换频速度快，等诸多优点。但直接数字频率合成器也有它的不足，杂散较多，且不易消除。因此我们在频率合成器的设计中，就要根据系统的指标要求，体积的大小，选择合适的方案，设计出性价比高的产品。
参考文献：
[1]Vadim Manassewitsch著. 何松柏 宋亚梅 鲍景富等译. 频率合成原理与设计，第三版. 电子工业出版社
[2]陈邦媛 编著. 《射频通信电路》. 科学出版社
[3] Analog Devices AD9910 Preliminary Technical Data， 2000
【关键词】直接数字频率合成（DDS） AD9910 锁相频率合成器
0 引言
频率合成技术，是以一个极其稳定的基准频率，合成大量所需要的高稳定度、高准确度的频率。随着微电子、计算机、移动通信、自动化控制等技术的发展，越来越多的地方需要用到高稳定度、高准确度、频率可调的信号 ，所以频率合成技术越来越受人们重视。高性能、小体积、低功耗、高集成度，以及低成本是频率合成器的研究重点。目前基本的频率合成器设计主要有两种方式，一种是直接数字频率合成器，另一种是锁相频率合成器。下面就上述两种频率合成器作逐一介绍。
1 直接数字频率合成器（DDS）
1.1直接数字频率合成器（DDS）的特点
直接数字频率合成器（DDS）的思路是：按一定的时钟节拍从存放有正弦函数表的ROM中读出这些离散的代表正弦幅值的二进制数，然后经过D/A变换并滤波，得到一个模拟的正弦波。直接数字频率合成器就是用数字技术产生正弦波，它与锁相频率合成器相比，具有数字信号处理的一系列优点：
a）由于模拟的压控振荡器VCO是锁相频率合成器相位噪声的主要来源，DDS频率合成器没有VCO，因此相位噪声要小很多。DDS的相位噪声主要取决于时钟信号的相位噪声，而时钟信号是一个高频率、高稳定度、低相位噪声的恒温晶体振荡器产生。而且DDS的输出频率远小于时钟频率（fout<1/4fclk），DDS对时钟信号相当于一个分频器，因此它的输出信号的相位噪声理论上要比时钟信号改善了20log（fclk/fout）dB。若以fout=1/4fclk为例，输出信号相位噪声比时钟信号噪声改善了12dB。b）DDS只需通过改变频率字寄存器值就可以提供精确的频率。c）DDS提供了极快的频率转换速度，不必像锁相频率合成器那样通过负反馈来逐渐稳定频率。对于DDS频率合成器的频率转换时间，与频率的步进大小无关，只取决于器件的工作速度。
但是，DDS频率合成器的一个重要的问题是杂散信号较多，这主要是因为以下几个原因：
a）DDS是以对正弦波抽样，D/A变换的方式产生正弦波，因此会产生很多离散的杂散信号。b）由于ROM的容量限制，ROM的地址线数比相位累加器的位数少很多，因此产生的相位误差会引入很多杂散频率分量。c）D/A变换器的非线性也是DDS主要的杂散分量来源。
1.2 直接数字频率合成器（DDS）的原理
直接数字频率合成器（DDS）主要由AD9910芯片、送码电路，放大电路，带通滤波器及一些辅助电路组成，原理框图如图1所示。
图1 直接数字频率合成器原理框图
DDS芯片AD9910采用三线串行接口（Clock，Data，LE）对芯片内寄存器进行控制。除了上面三根控制线外，芯片还有Reset和CS信号需要控制。在送初始化控制码时，需先送Reset信号给芯片复位。CS控制端在单片使用时可始终接低电平，在多片复用时需对其进行控制。寄存器送码可直接通过计算机的并口进行。本设计选用的是单频模式，对芯片的0x00、0x01、0x02三个控制寄存器以及0x0e的单频信号寄存器进行送码。开机初始化送码时，四个寄存器码都需要送码，改频时只需送0x0e寄存器即可。
在AD9910的DAC输出端接一个单双变换器，把DDS差分输出信号转换为单端信号。单端输出后接一个放大电路，用来放大产生的信号。放大后的信号接带通滤波器，用来滤除干扰和杂散信号，得到所需频率。
2.锁相频率合成器
2.1 锁相频率合成器的特点
锁相技术是一种相位负反馈技术，它是通过比较输入信号和压控振荡器的输出信号的相位，取出与这两个信号的相位差成正比的电压作为误差电压来控制振荡器的频率，达到使其与输入信号频率相等的目的。
锁相频率合成器通常有小数分频锁相环和DDS+锁相环两种方式。下面着重介绍小数分频锁相环。
2.2 小数分频锁相环的原理
小数N分频锁相环技术是利用数字锁相环和直接数字合成来得到具有可编程分频器的锁相环，其分频比是一个整数与一个整数的倒数之和。
a）小数分频控制器。数据、地址及控制线通过缓冲、译码等，直接送到小数分频专用电路处理，这个专用电路以5MHz为工作时钟，根据送来的数据去控制分频器及压控振荡器的工作波段，实现锁相环所需的各种控制。
b）压控振荡器。压控振荡器VCO工作频率为62.5～92.5MHz，由高Q的LC谐振回路，与低噪声的场效应管等组成。压控振荡器VCO共分5个波段，尽可能减小VCO引起的相位噪声。小数分频控制电路送出三根线通过译码来控制VCO，以选择波段。
c）分频器。分频器的分频比为12～18。小数分频控制电路根据频率合成器的工作频率，来决定分频比，并送出5根控制线到分频器。压控振荡器输出的其中一路送到分频电路，经过分频器分频后，送到相位比较器去鉴相。
d） 相位比较器
相位比较器采用性能最好的边沿触发鉴频鉴相器。鉴相频率为5MHz。压控振荡器的输出频率经过分频器分频后得到的5MHz信号，与标频经整形、分频等转换后得道的5MHz信号进行相位比较。当环路锁定时，此两信号相位差1800.。失锁时，失锁检测产生逻辑 “0”电平，反之产生逻辑“1”电平输出。并将此信号送到检测电路。
e） 电平转换、泵电路和环路滤波 泵电路和环路滤波由晶体管和电阻，电容等组成。相位比较器输出送至差分放大器输入，用来进行电平转换，后面紧跟一个低通滤波器，这样使得泵电路晶体管随着相位比较器输出信号的占空比的变化而截止或导通，于是环路滤波电容通过泵电路晶体管进行充、放电，电容上的电压变化范围为+15V至-15V。这个电压用来作为压控振荡器的压控电压，控制振荡器的输出频率。
3.测试结果的对比
针对两种方法实现的频率合成器，分别进行了指标测量。这里挑选两个关键指标：相位噪声和换频时间，对测量结果进行比较。
a） 相位噪声测试。我们对用两种方法设计的频率合成器的相位噪声进行了测试，测试频率点为72.496MHz。测量结果见下表。从测量数据看，直接数字频率合成器的相位噪声整体上要比小数分频频率合成器小，尤其在1kHz处。
b）换频时间测试。通过测试，用AD9910设计的直接数字频率合成器的换频时间一般都在微秒级，与频率的步进无关，而采用小数分频的锁相频率合成器的换频时间一般都在毫秒级，而且与换频步进有关系。由此可见，直接数字频率合成器比小数分频的锁相频率合成器的换频时间快得多，适合于需要高速换频的应用。
4.结语
上述两种方法设计的频率合成器各有特点。在直接数字频率合成器中使用的ADD9910 芯片是一片性价比较高的DDS芯片。它的速度快，输出波形稳定。频率、相位和幅度皆可控制且分辨率高。它的时钟最高达1G。输出频率的范围为0～400MHz，使得这个方案有很强的通用性。不同系统中，只要根据使用的频率范围适当调整带通滤波器的参数，就可以完成设计。无需调试，可生产性很强。设计简单，体积小，可靠性高。相比锁相频率合成器，还有分辨率高、功耗低，工作频带宽，相位噪声低，换频速度快，等诸多优点。但直接数字频率合成器也有它的不足，杂散较多，且不易消除。因此我们在频率合成器的设计中，就要根据系统的指标要求，体积的大小，选择合适的方案，设计出性价比高的产品。
参考文献：
[1]Vadim Manassewitsch著. 何松柏 宋亚梅 鲍景富等译. 频率合成原理与设计，第三版. 电子工业出版社
[2]陈邦媛 编著. 《射频通信电路》. 科学出版社
[3] Analog Devices AD9910 Preliminary Technical Data， 2000