一种新型的晶体管级改进Booth编码单元电路

来源 :微电子学 | 被引量 : 0次 | 上传用户：daren19112879

【摘要】

：

文章提出了一种新的高速低功耗晶体管级改进Booth编码单元电路.该电路组合了CMOS逻辑电路和传递管逻辑电路,采用高速低功耗XOR和XNOR电路,仅用了30个晶体管就实现了改进Booth

【作者】

：

卢君明林争辉

【机构】

：

上海交通大学大规模集成电路研究所

【出处】

：

微电子学

【发表日期】

：

2002年3期

【关键词】

：

晶体管单元电路 BOOTH编码逻辑电路 CMOS circuits Booth's Encoding Logic circuit Multiplie

下载到本地 , 更方便阅读

下载此文赞助VIP

声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架

论文部分内容阅读

文章提出了一种新的高速低功耗晶体管级改进Booth编码单元电路.该电路组合了CMOS逻辑电路和传递管逻辑电路,采用高速低功耗XOR和XNOR电路,仅用了30个晶体管就实现了改进Booth编码.在0.35 μm的工艺条件下,HSPICE的仿真结果表明,电源电压3.3 V和频率100 MHz条件下,该改进Booth编码电路的延迟为0.34 ns,平均功耗为0.13 mW.

其他文献

基于动态计算可观测性无关项的OBDD变量序算法

OBDD是一种表示和操纵布尔函数的有效方法.由于许多布尔运算都可以转换为OBDD图的运算,因此,OBDD在集成电路设计领域,如逻辑综合、验证以及测试生成等,得到了广泛的应用.但是

期刊

变量序算法可观测性无关项动态计算OBDD布尔函数Variable ordering algorithm Observability don'

一种低功耗CPU卡的设计

地址总线的功耗是整个CPU卡电路系统功耗的重要来源.降低地址总线上的翻转率可以有效降低整个系统的功耗.文章在分析CMOS电路功耗和几种总线编码的基础上,提出了一种改进的T0

期刊

地址总线低功耗编码CPU卡IP核Address bus Lowpower Coding CPU card IPCore

LDD NMOS器件热载流子退化研究

对LDD(轻掺杂漏)NMOS器件的热载流子退化特性进行了研究,发现LDD NMOS器件的退化呈现出新的特点.通过实验与模拟分析,得出了热载流子应力下LDD NMOS退化特性不同于常规(非LDD

期刊

轻掺杂漏MOS器件热载流子退化界面态Lightly doped drain (LDD) MOSFET Hot carrier degradation

一种新型的晶体管级改进Booth编码单元电路

其他学术论文