论文部分内容阅读
实验并研究了采用金属栅工艺的全耗尽SOI MOS器件。采用LDD结构，以减小热载流子效应，防止漏击穿；采用突起的源漏区，以增加源漏区的厚度，并减小源漏区的串联电阻，以增强器件的电流驱动能力，降低寄生电阻，减小静态功耗。研究并分析了硅膜厚度对阈值电压和阈值电压漂移的影响，以及对本征栅电容和静态功耗的影响。与采用常规工艺的器件相比，提高了输出驱动电流，改善了器件的亚阈值特性，特别是在沟道掺杂浓度比较低的情况下，能得到非常合适的阈值电压。