论文部分内容阅读
阻塞与非阻塞过程赋值在Verilog语言中是最容易混淆的两种结构,正确理解两者在仿真和综合中的区别是很困难的.阻塞与非阻塞过程赋值的误用不仅在仿真时会产生一些逻辑错误,而且会造成仿真与综合的不一致,更为严重的是往往这种错误不易被发现.为解决这一问题,必须深刻理解阻塞与非阻塞过程赋值的功能和执行过程的本质区别.并在此基础上运用一些可以产生可综合逻辑并能避免仿真错误的重要的编码风格,才可以有效地避免阻塞与非阻塞过程赋值的误用.