论文部分内容阅读
为满足嵌入式设备小面积高性能的需求，设计并实现了一款基于开源RISC-V指令集的32位可综合乱序处理器。支持RISC-V基本整数运算、乘除法以及压缩指令集。系统采用3级流水线结构，具有顺序单发射、乱序执行、乱序写回等特性。处理器包括分支预测、相关性处理等关键技术设计。采用哈佛体系结构，片上总线为AHB总线协议，可满足并行访问指令与数据的需求。在Artix-7（XC7A35T-L1CSG324I）FPGA开发板上以50MHz时钟频率完成功能验证，测试功耗为7.9mW。在SMIC 110nm的ASIC技术节点上进行综合分析，并在同等条件下与ARM Cortex-M3等处理器进行对比，面积比Cortex-M3处理器小64%，功耗比Cortex-M3处理器低0.57mW。实验结果表明，本设计可用于小面积低功耗的嵌入式领域。