论文部分内容阅读
针对NAND Flash的可靠性和使用寿命,完成一种模式可配置的BCH码的译码电路结构设计。结构实现了（8640,8192,32）、（8416,8192,16）、（8304,8192,8） 3种模式的BCH码译码电路,可根据存储器误码率配置译码模式,通过合理配置译码电路内部资源,减小功耗。译码器采用求余式的校正子求解法、SiBM迭代算法、有限域固定因子乘法器的并行钱氏搜索算法。与单纠错模式的BCH码（8640,8192,32）相比,在只增加极少硬件资源开销的情况下,使低误码率时译码器的功耗大幅减少。优化后