论文部分内容阅读
随着计算机数字通信技术的发展,电子式互感器被广泛应用于智能化电力系统中。作为电子式互感器的重要组成部分,合并单元需要达到高速度、大通信流量和同时处理多任务等要求,且具有较高的可靠性和实时性。为此,本文提出了一种DSP＋FPGA的合并单元设计方案,介绍了其硬件结构和软件设计。该合并单元能够实现数据采集、处理和控制的任务,具有较高的可靠性和实时性,可满足实际应用的需求。