延迟锁相环控制模块的VLSI设计与实现

来源 :微电子学 | 被引量 : 0次 | 上传用户:catticc
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
介绍了一种可用于DLL的控制模块,设计了控制模块的具体电路,并着重优化了控制算法,使其锁定速度快、支持的输入时钟信号频率范围大、延迟信号相位抖动小。采用SMIC0.18μmCMOS工艺库进行设计和实现。经仿真测试,电路工作范围可达到10MHz-1GHz,最大锁定周期为32个输入时钟周期,最大相位抖动小于28ps。整个控制模块芯片面积为300μm×350μm。
其他文献
文章以格式塔心理学为理论基础,将知觉体验作为建筑空间研究的出发点,对扬州高旻寺进行实地调研,选取其空间运动路径作空间感知度分析,通过数据统计分析,高旻寺的空间感知度