论文部分内容阅读
介绍了一种改进的流水线模数转换器(ADC)数字校准算法，该算法使用了一个低速高精确度的参考ADC，同时结合了变步长的最小均方误差(LMS)滤波器校正流水线ADC的误差，从而提高校准速度和精确度。使用VerilogHDL语言设计了这种后台数字校准算法的寄存器传输级(RTL)电路，同时采取Simulink和Modelsim联合仿真的方法对电路进行验证。验证结果表明，与固定步长的校准算法相比，改进的校准算法拥有更快的收敛速度和更高的收敛精确度。