论文部分内容阅读
介绍了LDO线性稳压器的系统组成原理,分析了系统的电源电压抑制比(PSRR)以及噪声与电路结构的关系,在此基础上,对LDO的核心电路模块进行了设计,并基于0.5μm标准CMOS工艺,运用Cadence平台进行了模拟仿真和验证.测试结果表明:该LDO的PSRR最低约为-45dB@1 MHz,最高约为-75dB@217Hz;输出电压噪声在10Hz频率以下约为0.78μV(P-P),在10Hz至100kHz频率范围内约为0.1μV(RMS),能满足低噪声和高PSRR应用的要求.