论文部分内容阅读
FPGA动态局部可重构技术通常将系统划分为固定模块和可重构模块，可重构模块与其他模块之间的通信都是通过使用特殊的总线宏实现的。总线宏的正确设计是实现FPGA动态局部可重构技术的关键。在研究了FPGA动态局部可重构技术中基于三态缓冲器（Tri—state Buffer，TBUF）总线宏结构的基础上，采用Xilinx ISE FPGA Editor可视化的方法实现总线宏的设计，并借助可重构硬件平台——XCV800验证板，通过设计动态可重构实验，论证总线宏设计的正确性。