论文部分内容阅读
介绍了一个高速多通道SerDes发送端系统的设计．设计采用65nm CMOS工艺，单通道数据率为10Gb／S．数据通道由一个全速率并串转换Mux电路和一个CML驱动器组成：在并串转换电路的高速部分，为了节省功耗和面积，采用TSPC型的锁存器和触发器代替CML型结构；输出驱动器采用CML结构，并加入一个四抽头的前馈均衡电路以减小数据信号码间串扰的影响；最后为了使信号能够无反射地进行传输，设计了阻抗匹配电路．