一种针对DSP内存控制优化的硬件结构设计

来源 :仪表技术 | 被引量 : 0次 | 上传用户:aaasdna123
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
提出一种新型结构的内存控制单元,此单元在完成访存操作的同时,可并行执行多种为访存优化的微操作,如自增量和自减量操作。且可实现对循环队列的支持,最后,文章给出了一种使用CSA结构的硬件实现。通过这种方法,整个内存控制单元可获得约45%的速度提升,而单元面积仅有10%的增加。
其他文献
Q235B和Q345B钢材在中国建筑领域应用广泛,但却缺乏该类钢材的微孔扩张模型(VGM)和应力修正临界应变(SMCS)模型等微观损伤模型韧性参数,且关于断裂方面的研究缺乏监测到钢材
ZigBee是一种新的短距离无线通信技术,专为低速率、低功耗的无线互联应用而设计。文章对无线通信协议ZigBee协议栈进行了分析,并进行了组网算法的研究,最后给出了其具体的实现方