论文部分内容阅读
随着集成电路制造工艺的快速发展，片上实现大容量的cache成为可能，这从很大程度上降低了cache的失效率，与此同时，大容量的cache发生失效时的开销也更加显著。通过分析cache失效行为，设计了一种新的二级cache步长自适应预取机制，该机制充分利用了二级cache对指令地址不可见的特点，使用失效地址作为索引检查预取表。通过分析测试结果，选择了合适的结构参数，有效提高了cache性能。