论文部分内容阅读
用ＶＨＤＬ语言描述的数字系统中，经常使用大量的数组对应于真实系统中的存储器，减少存储器的操作时间对于提高整个系统的速度是一个非常有意义的问题，而改进存储器的地址生成技术是解决这个问题的途径之一。文章研究了一些与此相关的新技术＾「１」，但这些新技术的使用将增加一些 余的存储单元，特别是对于多数组问题。为此，提出了一种多启发式组合算法，以求同时达到尽量减小冗余量和提高计算速度的目的。