论文部分内容阅读
为了系统而有效地设计微处理器功能验证激励,针对VLIW体系结构微处理器的结构特征,特别是多操作流水线并行特征,提出了VLIW体系结构微处理器的功能验证模型,基于该模型, 针对一个规模为1 500 kbit等效逻辑门的VLIW体系结构微处理器, 完成了功能验证方案的制定和105周期功能验证激励的设计.