一种基于FPGA实现的真随机数发生器

来源 :中国集成电路 | 被引量 : 0次 | 上传用户：lei7863

【摘要】

：

本文分析和实现了一种基于FPGA的真随机数发生器，采用对延迟链各级输出同时采样的方法来增加输出序列的随机性。电路为纯数字形式，50MHz采样时钟采得的输出数据可以无需后处理，

【作者】

：

【机构】

：

浙江大学信息技术与工程学院在读本科生

【出处】

：

中国集成电路

【发表日期】

：

2008年11期

【关键词】

：

下载到本地 , 更方便阅读

下载此文赞助VIP

声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架

论文部分内容阅读

本文分析和实现了一种基于FPGA的真随机数发生器，采用对延迟链各级输出同时采样的方法来增加输出序列的随机性。电路为纯数字形式，50MHz采样时钟采得的输出数据可以无需后处理，直接通过随机性测试，且未发现随机性与采样频率存在显著联系。

其他文献

2008年10月28～29日，由北京市工业促进局、中国半导体行业协会主办、中国半导体行业协会集成电路设计分会和北京半导体行业协会承办的“‘2008’北京微电子国际研讨会暨中国半导

期刊