论文部分内容阅读
伴随着微电子技术不断发展的脚步,电子产品最核心的元器件—金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field Effect Transistor,MOSFET）的工艺尺寸持续减小,但是MOSFET的工作电压不能随着工艺持续降低,这使得功耗成为MOSFET面临的主要挑战。MOSFET热电子发射的工作机制使其亚阈值摆幅无法低于60mV/dec,较高的亚阈值电流（关态泄漏电流）成为静态功耗的主要来源。目前,研究者们提出的隧穿场效应晶体管（Tunneling Field Effect Transistor,TFET）是一种有效的低功耗器件。TFET带带隧穿的导通机制打破了亚阈值摆幅高于60mV/dec的限制,其极低的关态泄漏电流大大降低了器件的功耗。普通的平面TFET是以栅控隧道二极管为基础的。由于硅材料是间接带隙,且禁带宽度大,所以很小的开态电流是限制平面硅基TFET大规模应用的主要因素。此外,复杂的重掺杂工艺也是TFET面临的主要挑战之一。近年来,研究者们设计了一些新结构TFET,如异质结TFET、U型沟道TFET（UTFET）、无掺杂TFET等。异质结TFET中源区和沟道区应用异质结可以有效降低隧穿势垒宽度,从而提高带带隧穿产生率。UTFET主要利用嵌入式沟道实现了较大的线隧穿面积,从而有助于提高开态电流。无掺杂TFET主要解决重掺杂工艺问题。无掺杂TFET的所有区域使用本征材料,器件的源漏区是通过合理选择金属功函数实现的。这些新结构虽然解决了TFET遇到的问题,但其性能还有很大的提升空间。因此,进一步研究TFET的新结构是很有必要的。本文以UTFET和无掺杂TFET为基础,提出了两种新结构TFET—T型栅TFET（TGTFET）和线隧穿无掺杂TFET（LTDLTFET）。TGTFET主要改进了UTFET的结构,极大地提升了开态电流。LTDLTFET主要将线隧穿应用在了无掺杂TFET中,同样提升了开态电流。此外,论文也研究了TFET在动态存储器（DRAM）和数字标准单元电路方面的应用。具体研究内容如下:1.TGTFET将漏区设在沟道底部,源区放置在栅电极两侧。相比UTFET,TGTFET的纵向线隧穿面积加倍。同时T型栅的结构使器件源区顶部也产生线隧穿。TGTFET在不增加器件面积的基础上使线隧穿面积最大化,这样极大地提升了器件的开态电流。此外,源区插入超薄Pocket层降低线隧穿势垒宽度,进一步提升了TGTFET的开态电流。该结构除了采用硅基材料外,同时采用了Ge/SiGe异质结工程,即源区使用Ge,Pocket层使用SiGe,沟道和漏区使用硅材料。相比硅基TGTFET,异质结TGTFET的开态电流又提升了两个数量级。通过Sentaurus TCAD仿真优化TGTFET的各项参数,优化后的TGTFET性能得到了很大的提升。仿真结果表明:硅基TGTFET和异质结TGTFET的开态（Vg=Vd=1V）电流分别为9.6×10-6A/μm和1.9×10-3A/μm;平均亚阈值摆幅分别为32.42mV/dec和38.43mV/dec;截止频率分别为3.82GHz和313.27GHz;增益带宽积分别为7.56GHz和620.22GHz。2.传统的双栅无掺杂TFET只能实现点隧穿。本文设计的锗基双栅LTDLTFET通过合理地选择顶栅和背栅功函数,从沟道底部到沟道顶部产生线隧穿,并且线隧穿的面积依赖于顶栅和背栅的交叠面积。由于高栅压条件下,点隧穿产生率较高,因此线隧穿主要在低栅压条件下起作用。LTDLTFET中的几个器件参数对器件的开态电流和关态电流影响很大,特别是顶栅功函数和背栅功函数,影响沟道中的线隧穿势垒宽度。在保持传统无掺杂TFET和LTDLTFET器件参数相同的情况下,LTDLTFET的顶栅功函数和背栅功函数分别调整为3.9eV和4.6eV。栅压为0.8V时,传统无掺杂TFET的漏电流为4.2×10-6A/μm,而LTDLTFET的漏电流为1.3×10-5A/μm,这说明线隧穿确实提高了无掺杂TFET的开态电流。3.将TFET应用在DRAM中有助于降低读“0”电流。双栅TFET DRAM（DGTFET DRAM）的读写操作分别依赖于源区和漏区的带带隧穿。由于栅电压控制隧穿电流,因此DGTFET DRAM的编程电压必须优化,才能使其获得优异的性能。此外,DGTFET中隔离介质的选择也会影响DRAM的读写电流。论文详细分析了不同隔离介质材料和不同编程电压对DGTFET DRAM读写电流的影响。以低读“0”电流和高保持时间为标准,最终得出最优的编程电压和隔离介质材料。编程电压和隔离介质优化后的DGTFET DRAM获得了较好的性能:读“0”电流只有1.40×10-14 A/μm,保持时间可以达到2s,该结果说明DGTFET应用在DRAM中可以降低动态刷新频率和静态功耗。4.最后,论文研究了TFET在数字标准单元电路方面的应用。利用现有的InAs和AlGaSb/InAs TFET的Verilog-A模型,计算了基于TFET的反相器、组合逻辑电路和静态存储器（SRAM）的噪声容限、延迟和静态功耗等特性。研究结果表明InAs TFET可以降低单元电路的噪声容限,AlGaSb/InAs TFET可以降低单元电路的静态功耗,这与AlGaSb/InAs TFET的低关态泄漏电流有关。TFET的源漏非对称掺杂使SRAM具有两种不同的电路结构—源内接SRAM和源外接SRAM。不同的电路结构主要影响SRAM的静态噪声容限,对静态功耗没有影响。源内接SRAM和源外接SRAM的静态噪声容限分别为109.57mV和173mV。InAs TFET SRAM和AlGaSb/InAs TFET SRAM的静态功耗分别为1.88nW和14.03pW,这远远低于MOSFET SRAM的静态功耗。TFET标准单元电路的研究结果证明了TFET应用在电路方面的低功耗优势。