时间数字转换器(TDC)的主要功能为时间间隔的测量,将时间域的输入信号转换为数字信号作进一步处理,TDC在高能物理、激光测距、卫星导航等多个领域有着广泛应用。另外,由于半导体工艺的快速发展,在射频无线通信领域,TDC可作为相位检测器,为全数字锁相环对传统电荷泵锁相环的替代提供了可能。随着集成电路的规模越来越大、工艺线宽越来越小,高精度TDC的设计逐渐成为当前的热点研究方向。本次设计的TDC主要应用于基于单光子雪崩二极管的CMOS图像传感器中,通过对时间间隔的量化技术,测量荧光寿命。因此对TDC的动态范围与时间分辨率均有较高要求。基于国内外TDC的发展历史与研究现状,本文提出了一种适用于多种应用场合,可同时满足较大动态范围与较高精度的2.5位/级流水线型TDC结构,完成了从系统架构的搭建到具体混合信号电路的设计的流程。本次设计提出的2.5位/级流水线型TDC结构,整体为6级结构,量化精度11位,级间通过基于SR-latch的时间放大器将上一子级的余量输出以固定的4倍增益输入下一级,流水线型TDC突破了一个反相器延迟时间的限制,实现了亚门级精度。增益校准电路与余量校准电路分别对级间增益与输出余量进行校准,优化TDC的线性度;并针对各子级电路中延时链受环境因素变化而漂移的问题设计了一种新型的抗PVT校准电路,提高了TDC电路整体的鲁棒性。本次设计基于Hlmc 40LP CMOS工艺设计了TDC的具体电路以及关键模块的版图,并进行仿真,仿真结果显示:TDC的时间分辨率为2.4ps;动态范围为4.9ns,量化位数11位;微分非线性误差小于±0.7LSB,积分非线性误差小于±2LSB;在2.5V电源电压下,输入参考频率为20MHz时的功耗为33mW。其性能指标均可达到要求。