论文部分内容阅读
比特错误从NAND flash物理结构上来说是不可避免的。随着NAND flash使用更先进的工艺以及更先进的结构,NAND flash的存储容量得到提升,伴随着产生误码的概率也急剧提升,导致原有的BCH、RS等纠错码用于NAND flash纠错愈加乏力,因此需要一个更为可靠的纠错码来提高NAND flash的可靠性和降低误码率。近几年,多进制LDPC码以其相对较低的编译码复杂度、良好的纠错性能以及适合于NAND flash的高阶输入特点,受到了重点关注。在同码长同码率的情况下,性能超越二进制LDPC码。本文针对二进制LDPC码和多进制LDPC码用于NAND flash的纠错需求、码字构造、译码算法等方面进行了研究。主要工作包括以下方面:提出了一种简单灵活的多进制准循环LDPC(quasi-cyclic-LDPC,QC-LDPC)码的构造方法,这种方法是使用基矩阵、替换、二进制到多进制的替换以及矩阵弥散等元素,通过对这些元素正确的选择和组合,构造出性能优良的多进制QC-LDPC码。将构造出的多进制QC-LDPC码用于编解码可以有效的降低编译码复杂度,降低硬件实现的复杂度,适合于作为NAND flash的纠错码。另外本文构造了适合于NAND flash的高码率的二进制QC-LDPC码和多进制QC-LDPC码,并重点对高码率多进制QC-LDPC码和的二进制QC-LDPC码进行仿真和比较。提出一种针对多进制QC-LDPC的传统译码改进算法。深入研究了针对多进制LDPC码的几种常用的译码算法,并针对本文构造的多进制QC-LDPC码给出了一种降低迭代复杂度的通用译码算法,本算法是以二进制QC-LDPC码的算法为基础,对其进行扩展得出的。