论文部分内容阅读
随着集成电路技术的迅猛发展,电子设计自动化(Electronics Design Automation)成为重要的设计方法,已经广泛应用于数字信号处理系统等许多领域。而且,近年来门电路数量和系统复杂性以指数倍增加,产品设计中的功能验证也日益重要。现场可编程门阵列是一种半定制电路,也是一种新型可编程器。随着它的广泛应用和快速发展,电子系统设计方法不断创新。离散傅立叶变换(Discrete Fourier Transformation)是数字信号分析与处理的重要变换工具,而FFT((Fast Fourier Transformation))是DFT的一种快速算法,是数字信号处理的核心技术,广泛应用于语音识别、图像处理、雷达系统、频谱分析等领域。不同的应用场合,需要不同性能的FFT处理器,特别是针对下一代以FFT为核心技术的移动通信(4G)出现,使FFT处理器的研究具有重要的现实意义。本文研究基于FPGA的大规模可编程逻辑器件的块浮点FFT的实现。首先阐述了FFT的理论基础,根据FFT算法的特点,对64点FFT硬件电路结构及其工作原理进行了研究。详尽分析了FFT的具体实现,用DIT还是用DIF,而且比较了定点、浮点、块浮点的优劣,阐述了块浮点的相关运算,最终采用16位块浮点进行数据运算。采用串行数据输入输出方式,在FPGA内部运用并行计算,整体架构采用同步时序设计。提出一种新的地址映射算法,简单可行。利用旋转因子和乒乓RAM结构的特点,使FFT的运行周期大为缩短。本文以QuartusII 8.0,ModelSim-Altera 6.1g和ModelSim SE 6.2b为软件平台,用Verilog语言实现64点块浮点结构,并以FPGA芯片Cyclone II EP2C35F484C8为硬件平台,整体设计顺利通过功能仿真和时序仿真。仿真结果表明其计算结果达到了一定的精度,运算速度可以满足一般实时信号处理的要求。