H.264是2003年5月正式颁布的视频压缩标准,它采用了大量最新的视频编码技术,压缩效率和灵活性方面比先前的标准有了很大的提高,广泛应用在多媒体传输、存储等领域。本文研究反量化、反变换以及帧内预测等H.264帧内解码模块硬件设计及FPGA实现方法,主要包括以下四方面的工作:(1)采用了自顶向下的设计方法,将H.264帧内解码模块划分为反量化反变换模块、帧内预测模块以及去块效应滤波前的宏块像素重建模块,然后主要对前两个模块的设计进行了详细的介绍,包括各模块的功能、内部硬件结构以及操作时序等(2)基于节省硬件资源的考虑,本文通过分析提取反量化反变换模块、帧内预测模块以及去块效应滤波前的宏块像素重建模块中的可重用部分,设计了可重用的运算单元。同时为了达到实时性要求,本文采用了四像素并行解码的方式以加快解码速度。(3)针对帧内预测模块,为节省存储器资源及降低访存功耗,本文提出了一种包含三级存储的层次化参考像素存储结构,包括行缓存、宏块级寄存器以及4x4块级寄存器。(4)论文完成了H.264帧内解码模块的RTL编码、功能仿真,并通过FPGA开发板完成了原型验证。经过实际视频码流测试,本设计可以达到H.264主要档次的实时解码技术要求。