随着5G、物联网、云计算的发展和行业数字化进程的深入,互联网流量爆炸式增长,网络应用也日趋复杂化和多样化,要求网络设备不仅具备极高的处理性能,还应具有极好的灵活性,能够提供面向新型协议、业务的快速定制及优化能力。然而,网络处理器作为网络设备的核心处理单元,采用通用多核或者专用多核的实现方式,难以同时兼备极高的处理性能和良好的灵活性。基于通用多核实现的网络处理器虽然具有极好的灵活性,但存在报文处理吞吐率低、处理延时高等不足。基于专用多核实现的网络处理器通过扩展定制指令提升报文处理性能,但扩展新协议、新处理动作需要重新定制专用指令,灵活性受到限制。FPGA具有良好的可重构性和处理性能,适合用于加速网络功能中并行度高的定制处理逻辑。目前,FPGA已经广泛用于数据中心、5G等网络应用场景。相对于FPGA而言,ASIC虽然灵活性差,但具有更高处理性能,适合用于实现网络功能中的通用处理逻辑。因此,本文提出了集成ASIC、FPGA、CPU三种处理资源的可重构通用多核网络处理器模型,能够匹配各种类型的报文处理动作,以克服传统网络处理器在处理性能和灵活性上的缺陷。本文对可重构网络处理器模型设计中的关键技术展开深入研究,主要工作和创新点包括:1.提出一种ASIC-FPGA-CPU协同的可重构网络处理器架构PicoArch。PicoArch针对报文处理特点将数据平面拆分为快速转发、功能加速和深度处理三个子平面,并分别由一种处理资源承载。快速转发子平面基于ASIC实现,采用协议无关的“匹配—动作”抽象,能够实现分类、转发、调度等各类无状态报文处理功能,具有高吞吐和低延迟的特点。功能加速子平面基于FPGA实现,利用FPGA可重构特性,负责加速新业务、新协议等专用报文处理,兼备良好的处理性能和灵活性。深度处理子平面基于通用多核实现,集成有大容量的存储资源,能够实现应用层协议识别、深度报文检测等有状态报文处理功能,具有极高的灵活性。2.为解决在ASIC上部署新协议需要重新定制报文解析器的缺陷,提出了一种协议无关的可编程解析器P5。利用网络协议分层解析的特点,P5将协议解析抽象为协议无关的“匹配—提取”操作。其中,“匹配”操作负责解析协议的类型,“提取”操作则根据解析的协议类型从报文头部提取字段。通过配置“匹配—提取”规则表,开发者可以自定义解析的协议类型和需要提取的字段。此外,P5利用报文间协议解析的独立性,开发单解析器多报文并行解析技术,能够最大限度地提升报文解析的性能。P5还应用了多种优化技术,包括协议匹配算法,协议预解析,分别用于降低硬件资源开销和提升解析性能。3.为简化基于FPGA开发网络功能的难度,提出了一种面向FPGA的快速可重构分组处理技术DrawerPipe。首先,DrawerPipe采用模块化设计框架,将报文处理流水线抽象为一系列具有相同接口的“抽屉”。Drawerpipe允许开发者在“抽屉”中装载已开发的硬件模块,并组合这些“抽屉”以重构所需的网络功能。其次,利用常见网络功能报文处理流程的相似性,DrawerPipe提供通用的五个基本模块,以避免相同功能的冗余开发,并降低网络功能开发难度。最后,我们为DrawerPipe设计了一种模块索引机制PMI,允许用户自定义DrawerPipe模块处理报文的先后顺序,从而构建所需的网络功能服务链。4.为测试PicoArch的处理性能和灵活性,我们利用Xilinx FPGA和多核CPU实现了基于PicoArch模型的原型系统——NP40S,并由FPGA代理ASIC实现协议无关流水线PicoPipe的功能。此外,我们为NP40S提供完备的网络功能开发服务——NPAS,不仅提供网络功能设计、开发、调试工具和丰富的编程接口,有效降低网络功能开发难度;同时还集成有软件NP仿真器,支持芯片级功能仿真和性能评估。本文基于NP40S实现了简化的L3路由功能（无状态分组处理）,以及集成有多种有状态分组处理的统一安全网关,并仿真测试其处理性能和资源开销。实验结果表明,PicoArch具有极好的处理性能和灵活性,能够满足各类网络功能对吞吐率、处理延时和可编程性的需求。