自集成电路问世以来,半导体集成电路集成度不断提高,使得传统微电子器件的应用和发展将面临前所未有的阻碍。在不久的将来传统CMOS技术将到达其性能的极限,因此寻找一种能够继续缩小并且不受极限效应制约的新型器件结构至关重要。单电子晶体管不仅具有在纳米尺度出现的典型的量子效应,还具有集成度高、功耗小、器件运行速度快等特点,有望成为新型集成化器件结构之一。当前单电子晶体管的研究主要集中在单电子晶体管制备的研究,单电子晶体管的仿真模型研究和基于单电子晶体管的电路设计研究。本文在深入分析了单电子晶体管的电学特性和现有单电子晶体管电路设计不足之处的基础上,首先,通过对单栅极SET背景电荷适当的设置,使之在特定电压区间内具有类似PMOS或NMOS的电学特性；引入传输电压开关理论,指导单栅极SET逻辑电路的开关级设计。其次,本文利用双栅极SET具有电压-电流异或的特性,实现了以四个SET组成的电压-电压异或电路；同时引入了Reed-Muller代数系统(与异或代数系统),指导SET电路的门级电路设计。最后,利用对背景电荷的设置,实现了耗尽型PSET;并将耗尽型PSET作为上拉电阻,替代了混合MOS/SET结构中的耗尽型NMOS,构建了NSET逻辑门；利用NSET逻辑门设计了多种触发器,同时分析了各种触发器的优缺点；并用维持阻塞型D触发器进行了SET的时序电路设计。经仿真表明文中所设计的电路不但具有正确的逻辑功能和良好的输入输出电压兼容性,而且还具有功耗低、延迟小、结构简单的特点,这也进一步验证了文中的各种电路设计方法的正确和实用。