论文部分内容阅读
随着集成电路产业高速发展,超大规模集成电路发展过程中的性能提升和功耗难题是当前业界的首要挑战。由器件动态功耗构成可知,在保证性能提升的前提下,降低功耗必须通过减小工作电压和漏电来实现,传统金属氧化物半导体场效应晶体管（MOSFET）由于其热注入工作机理,在提升性能的同时无法进一步降低器件工作电压。而隧穿场效应晶体管（TFET）可有效降低工作电压,有望实现超低功耗大规模集成电路。目前TFET的最大挑战是工作电流较低、器件性能不佳,解决该问题的主要方案是:采用具有高迁移的新材料结合可有效提升器件隧穿几率的交错型异质结能带结构来设计器件获得器件性能提升。因此本工作围绕具有高空穴迁移率、与Si同为IV族的GeSn合金来制备Si基GeSn量子阱pMOSFET、pTFET;针对交错型异质结构可以有效提升器件性能这一方案,基于具有高电子迁移率且可构成极佳的交错型异质结的GaAsN、GaAsBi材料设计了GaAsN/GaAsBi Ⅱ型交错异质结nTFET,并使用解析模型和TCAD工具中的数值模型对其特性进行了分析。通过XRD、TEM、AFM测试、表征了GeSn薄膜质量。由XRD数据计算了GeSn薄膜中Sn组分为4%,而TEM中整齐排列的晶格点阵以及AFM中低的表面粗糙度均方根（0.33 nm、0.26 nm）,表明GeSn薄膜结晶度高、GeSn/Si界面质量良好。基于Si（001）和（111）基GeSn薄膜制备了GeSn量子阱pMOSFET、pTFET,GeSn（111）量子阱pMOSFET的有效迁移率峰值达到了505 cm2/Vs,相比于Si（001）基器件,其在器件反型电荷密度为5×1012 cm-2时,有效迁移率获得了40%的提升。对比测试获得的Si（001）和（111）基GeSn量子阱pTFETs的电学性能,Si（111）基GeSn器件具有更优的器件特性,其开关态电流比达到107、亚阈值摆幅实现56 mV/decade,这些特性优于已报道的非硅窄带隙pTFETs。经过对实验数据分析,GeSn（111）pTFET的器件性能优于GeSn（001）器件的原因如下:一方面是Si（111）衬底上外延的GeSn薄膜质量更高,具有更高的空穴迁移率,因而有效的提升了器件性能,另一方面是制备工艺中GeSn（111）沟道和高κ栅介质层的界面质量更好。由于GaAs材料中掺入N和Bi元素可以对其能带产生不同的作用进而减小禁带宽度,形成的GaAsN、GaAsBi新材料可以形成极佳的交错型异质结。使用虚拟晶格理论模型和反能带交叉模型获得其禁带宽度与组分关系,使用Sentaurus软件对基于应变平衡理论设计的GaAsN/GaAsBi Ⅱ型器件性能进行数值模拟,由于Ⅱ型隧穿结有效带隙很窄且源漏材料带隙较宽,GaAs0.85Bi0.15/GaAs0.92N0.080 TFET在0.3 V电压下的开态电流相比于InAs和In0.53Ga0.47As同质TFET器件获得了7.8和550倍的提升,且由于GaAsN、GaAsBi带隙较大,致使器件漏电极低。推导和完善了TFET的解析模型,使用其对设计的5nm沟道厚度的小尺寸GaAsN/GaAsBi Ⅱ型异质结TFET的隧穿过程、电学特性及相关影响因素进行了探究。研究了材料组分、沟道厚度、源端掺杂浓度、源端价带态密度以及漏端偏压效应对器件性能的影响。计算结果表明,Bi和N原子含量增加、器件沟道厚度减小以及优化源端掺杂可使器件性能获得显著提升。