随着可编程逻辑器件的发展，对片上时钟信号、系统时钟频率需求等指标在可编程逻辑器件领域表现出了越来越高的要求，可编程逻辑器件中的时钟管理模块的研究也变得越来越重要。国外可编程逻辑器件发展迅速，其中的时钟管理模块功能齐全，以Xilinx公司为例，其公司的可编程逻辑器件中从无到有设计了时钟管理模块，从DLL模块、DCM模块，发展到CMT模块，到目前为止，该公司的可编程逻辑器件已发展到Virtex7系列，基本固化了时钟管理模块，极大地方便了系统板级使用。国内的可编程逻辑器件发展道路任重而道远，其中的时钟管理模块做为硬IP，该模块的性能好坏直接影响到可编程逻辑器件的性能。本论文研究内容依托高密度大规模可编程器件，以其中的时钟管理模块DCM为主要研究对象，深入分析时钟管理模块理论，对其中的主要功能时钟去歪斜、频率合成、数字相移、数字扩频进行了详尽的讨论和研究，并对DCM在FPGA中的应用进行了详述。主要内容为：1．本项目做为超大规模集成电路，采用了华微公司专用的设计流程。该设计流程首先提出可编程逻辑器件的架构；接着保证组成全电路的各功能模块的功能的正确性；通过选择合适的工艺线确保满足各功能模块的性能指标；按照事先设计好的顶层架构搭建顶层电路和绘制顶层版图；最后做全电路功能、性能指标验证及版图顶层验证，以确保电路和版图的一致性。2．时钟去歪斜功能模块研究，对实现该功能的主要功能模块DLL进行了研究，最简单的DLL由可变延迟链结构及控制逻辑电路组成。输入端口的时钟信号驱动延迟线，每个延迟单元代表不同的延时。控制逻辑电路包含一个相位检测电路和一个延迟链选择电路。通过比较输入时钟边沿与反馈时钟的边缘，达到检测DCM锁定状态。通过仿真分析值，表明研制内容符合数据手册要求。3．频率合成功能模块研究，对FPGA不同的工作频率范围和不同的交流特性进行了阐述。模块提供倍频信号输出CLK2X及倍频信号的取反信号CLK2X180。4．数字相移功能研究，提出粗调整和精调整时钟相移。在高频、低频情况下分别对相移信号CLK0、CLK90、CLK180和CLK270进行初步相对于输入时钟四分之一个周期的调整。按照固有的TAP值进行输出时钟信号和输入时钟信号的比较，达到精调整相移。5．DCM模块在FPGA中的应用，将DCM的各主要应用在FPGA中做了举例，并以代码进行仿真分析。确认设计的DCM能够在FPGA全电路中正常工作。