宽带隙半导体材料碳化硅(SiC)具有大的禁带宽度、高的临界击穿电场、高热导率、和高电子饱和漂移速度等优良的物理化学特性,适合制作高温、高压、大功率、抗辐照的半导体器件。SiC基功率金属-氧化物-半导体场效应晶体管(MOSFETs)具有击穿电压高、特征导通电阻低、开关速度快、耐高温抗辐照等优势,在国防和民用领域有巨大的应用前景。对SiC材料和器件的研究已成为目前半导体材料和微电子技术领域的热点和前沿。本文重点围绕4H-SiC UMOSFETs的新型结构优化设计、关键工艺以及器件制备等方面展开工作,取得的主要研究成果如下：1.建立了描述4H-SiC UMOSFETs特性和主要参数的解析表达式。在研究4H-SiC材料的基本特性的基础上,建立了能带模型、迁移率及不完全离化等材料模型。同时根据漏压在沟道区、漂移区的分布特点,利用分区求解降落在漂移区不同区域上的电势的方法,建立了4H-SiC UMOSFET电流-电压关系解析模型；计算推导了器件的关键电学参数如阈值电压、导通电阻和击穿电压的解析关系式。2.提出了一种4H-SiC UMOSFET新结构—高k柵场板结构4H-SiC UMOSFET。当器件正向导通时,深槽刻蚀技术形成的栅电极扩展区在漂移区内形成了多数载流子积累层,起到增加漂移区有效载流子浓度、降低特征导通电阻的作用；而当器件处于反向阻断状态时,高k栅场板可以起到调制漂移区内电场分布、缓解了深槽底部拐角区域的电场集中效应、显著地改善了器件的耐压特性的作用。另外,由于栅介质材料采用的是高k材料,在反向击穿状态时,4H-SiC/栅介质界面的峰值电场会大大降低,从而起到改善器件击穿电压的作用。数值分析表明,通过优化新器件结构参数,可使新结构较传统4H-SiC UMOSFETS特征导通电阻降低30%,耐压提高了1.5倍。3.4H-SiC氧化薄膜生长工艺和生长动力学研究。设计了4H-SiC氧化薄膜生长实验,测试分析了氧化温度,氧化时间,氧化剂以及掺杂浓度对氧化速率,氧化层厚度均匀性及表面形貌的影响。建立了针对4H-SiC热氧化过程的迪尔格罗夫氧化模型,首次研究了4H-SiC中原位掺杂N元素掺杂浓度对氧化速率的影响,利用修正的Deal-Grove模型对氧化时间和氧化层厚度的关系进行了拟合,求解了氧化速率线性常数B/A和抛物线常数B。给出了线性常数B/A和抛物线常数B随着外延层掺杂浓度变化关系,结果表明,随着N元素掺杂浓度的增加,氧化速率线性常数B/A和抛物线常数B线性增加。4. SiO2/4H-SiC和Al2O3/4H-SiC MIS电容的电特性研究。制备了不同氧化工艺条件下的SiO2/4H-SiC MIS电容,对其进行了高频CV,IV特性测试,提取了MIS电容氧化层固定电荷,边界陷阱密度和界面态密度等界面参数,分析了氧化工艺参数对SiO2/4H-SiC界面特性的影响。结果表明,湿氧氧化的SiO2/4H-SiC具有较小的氧化层固定电荷,边界陷阱密度和界面态密度。但必须对湿氧氧化的栅介质进行适当温度下的干氧退火,以达到改善介质层致密性,提高薄膜耐压和减小柵漏电特性。利用ALD技术制备了Al2O34H-SiC MIS电容,比较了SiO2/4H-SiC、 Al2O3/4H-SiC、Al2O3/SiO2/4H-SiC MIS电特性,结果表明,Al2O3/SiO2复合栅结构的4H-SiC MIS可以显著改善器件的界面特性、漏电特性和击穿特性。Al2O3/SiO2/4H-SiC MIS在300K-500K范围的变温测试表明,随着温度的升高,Al2O3/SiO2的漏电加剧,最大耗尽层电容COX不再饱和、势垒高度随着温度的升高逐渐减小,利用陷阱辅助的热电子发射模型对其进行了分析。结果表明,分布在Si02过渡层中的受主型陷阱导致的陷阱辅助热电子发射是Al2O3/SiO2/4H-SiC MIS栅漏电的主要来源。5.4H-SiC功率UMOSFET的实验工艺流程设计及关键工艺研究。设计了4H-SiC功率UMOSFET的版图结构和实验工艺流程,研究了ICP工艺参数对4H-SiC刻蚀后的表面粗糙度,侧壁垂直度以及刻蚀速率的影响。测试结果表明,刻蚀最大速率为450nm/min,偏压源功率100W, SF6/O2=24/6sccm,源功率分别为500W可以获得刻蚀表面均匀,侧壁垂直度较好的样品；给出了一种优化的碳膜帽层(graphite cap)制备工艺方法,分析了C膜保护样品表面的物理机理,高温激活退火后SiC表面粗糙度与未做碳膜保护的样品表面相比降低了接近一个数量级,RMS仅为1.16nm,表明C膜可显著地抑制高能离子注入和高温激活退火导致的SiC表面均匀性的退化的问题；制备了掺杂浓度分别为4.3×1018cm-3和2.2×1019cm-3,接触金属为Ti(50nm)/Al(100nm), Ti(20nm)/Al(100nm)的P型欧姆接触样品,对比研究了退火时间,P区的掺杂浓度以及Al组分比例对比接触电阻的影响。LTLM测试得到的最优的比接触电阻率为2.1×10-4Ω·2cm2。6.4H-SiC功率UMOSFET器件制备。依照前述的理论研究成果,本论文最后对器件进行了版图设计和投片实验。生长了满足器件结构设计的外延片,后进行了器件的制造,最后对器件的电学特性进行了测试。测试结果表明,器件的阂值电压为6.1V,漏电流为7.2×10-7A·cm-2@VDS=12V, Vgs为15V时的Ron-sp为6.25Ω·cm2。