论文部分内容阅读
自适应滤波器在现代数字信号处理领域具有举足轻重的地位，它的抽头权值可以根据随机信号的统计特性进行自适应调整，从而有效地对随机信号进行处理。自适应滤波器在不同领域中的广泛应用可以概括成四大类：系统辨识、逆模型，预测，干扰消除。对于高速实时应用场合，通常需要使用硬件设计实现自适应滤波器。虽然利用硬件实现自适应滤波器比软件实现更加复杂，并且成本很高，但是基于硬件的自适应滤波器的运行速度很快，更容易满足实时性要求，并且可以使用多种方法对其进行优化。本论文主要研究基于FPGA硬件的采用LMS算法和FIR结构的自适应滤波器（简称基于FPGA的LMS自适应FIR滤波器），再通过对LMS算法本身的改进，使用流水线技术或者分布式算法方案来对该自适应滤波器进行优化。本文旨在解决把理论上顺序执行或者串行结构的自适应算法高效地映射到FPGA上的难题。研究成果如下：1.在LMS算法的基本公式中插入一定的延迟量，从而将顺序执行的LMS算法改造成并行执行的DLMS算法。为了减少DLMS算法基本公式中的延迟量，又将DLMS算法的公式和模块图进行改进，并且利用流水线技术对采用该算法的基于FPGA的自适应滤波器进行优化。从而将基于FPGA的自适应滤波器的运行速度提高了一倍多。2.把DLMS算法基本公式中的延迟量特殊化，然后利用本文提出的分布式算法方案对基于FPGA的DLMS自适应FIR滤波器进行优化。相对于传统的MAC方案，利用该分布式算法方案优化过的自适应滤波器不仅运行速度有了显著的提升，而且消耗的硬件资源数量也比传统的MAC方案有所减少。3.利用符号LMS算法代替LMS算法来对应用于通信系统信道均衡的基于FPGA的自适应均衡器进行优化，其实就是通过减少LMS算法中的乘法运算数量来降低FPGA中的硬件资源的消耗。此外，为了保证自适应滤波器的运行速度不受太大影响，在剩下的乘法器模块中插入了流水线。Quartus II集成开发软件的验证结果表明：本优化方法的确减少了基于FPGA的自适应均衡器的硬件资源的消耗数量。