随着集成电路工艺的发展,CMOS工艺以其低成本、易集成、低功耗等特点,已成为数字/模拟集成电路的主流工艺。在CMOS工艺特征尺寸减小的同时,MOS器件的截止频率达到数十GHz,从而越来越多的射频集成电路芯片采用CMOS工艺实现。随着集成电路与通信技术的发展,射频收发机系统的CMOS全集成已经成为发展趋势。电感作为一种重要的无源元件,广泛应用于射频电路中实现调谐、匹配、滤波等功能。如何实现高性能CMOS工艺集成平面螺旋电感是目前射频集成电路研究的热点和难点。本论文首先介绍了平面螺旋电感发展的状况,以及平面螺旋电感设计的重要性。为了完成平面螺旋电感的建模,分析了平面螺旋电感的多种损耗机制。然后,比较了平面螺旋电感的不同几何结构及其不同应用的优缺点,同时研究了提高电感Q值的主要途径。在这些分析的基础上,从平面螺旋电感的物理效应角度出发,提出了一种简化的片上螺旋电感双Π等效电路模型。该模型可有效解释螺旋电感中趋肤效应、邻近效应、衬底耦合、馈通电容、导体间电容等分布效应的影响。由该模型估算得出的元件参数,可作为实际数据拟合的参考依据,从而提高了拟合的效率与精确性。仿真结果表明,拟合后的等效电路模型,在0.1GHz～10GHz范围内,与电磁场仿真软件(ADS momentum)仿真结果有很好的一致性。最后,针对数字电视接收机中的具体应用,基于Chartered 0.25um RFCMOS工艺,自主设计了一系列集成电感,并从中选取合适的电感,完成了一个低相位噪声VCO的电路设计和版图设计。Cadence SpectreRF仿真结果表明:该VCO核心电路后仿真相位噪声达到-89.4dBc/Hz@10KHz。与直接采用Chartered工艺厂家提供的电感相比,相位噪声提高了6dB,完全满足数字电视接收机的要求(-85dBc/Hz@10KHz)。