随着计算机网络技术的飞速发展和网络技术在各行各业中的广泛利用，信息安全越来越受到人们的重视，RSA密码体制是目前公认较安全的信息加解密体制。模幂运算是RSA密码体制的核心。在输入明文M和指数e都很大的时候，模幂运算是非常复杂的。 本设计按照IC设计流程，在分析和改进模幂算法和模乘算法的基础上，采用流水线和并行技术，设计了模幂运算的硬件结构。在EDA环境下，采用VHDL硬件描述语言，完成了RSA模幂运算器的仿真和综合。 本文重点讨论了算法的分析设计和其硬件实现，首先介绍了RSA公钥密码体制的基础知识和基本原理，分析了当前主要的模幂算法和模乘算法，并加以改进。改进模幂算法提出了优化的加法链模幂算法，改进Montgomery模乘算法，提出了高基FIOS模乘算法。在此基础上，采用7级流水线技术设计了1024位模乘器，通过寄存器寻址的方法完成了加法链的产生和判断，并最终设计出模幂运算器的硬件结构。然后，采用TOP-DOWN的方式完成了所设计模幂运算器的模块划分，并详细地描述了各个模块所实现的功能。接下来对模幂运算器进行模块及系统的RTL级描述，采用VHDL编写了程序代码。在模块的功能仿真方面，采用VHDL编写了模块的测试平台在ModelSim环境下进行前仿真，在SYNOPOSYS DC环境下进行面向ASIC进行了综合，得到设计的1024bit模乘运算器消耗了206个时钟周期，占用约9万门。在50MHz的系统时钟下，模幂运算器的处理速度达200次/秒，是目前产品和设计的近四倍。最后提出了针对模幂运算器优化设计的一些改进意见。