时间间隔测量在导航定位、航空航天、通讯、电子仪器、天文、计量、电子技术等众多领域有着广泛的应用。随着这些领域技术的发展,对时间间隔测量的精度提出了更高的要求。本文基于脉冲计数法的基础上提出了等效脉冲计数法,等效脉冲计数法的原理是通过锁相环对原始计数时钟信号进行倍频和移相后获得n路具有固定相移的计数时钟信号,然后用这n路计数时钟对闸门信号进行计数,相加后得到被测时间间隔闸门信号。然而,在等效脉冲计数法中,为了获得这n路具有固定相移的信号,往往需要几个锁相环才能完成。因此,为了减少锁相环的个数,针对FPGA的内部结构对该方法进行了改进,提出了改进等效脉冲计数法。改进等效脉冲计数法的原理通过对时间间隔闸门信号进行延时,得到n个延时依次相差τ的闸门信号,然后利用锁相环对原始计数时钟信号进行倍频,对各个闸门信号进行计数,最后相加得到被测信号的时间间隔闸门信号。本文详细的介绍了等效脉冲计数法和改进等效脉冲计数法的软件以及硬件实现。软件实现主要通过硬件描述语言Verilog编程实现;硬件实现主要包括FPGA及其外围电路和单片机及其外围电路的设计。最后通过实验证明,基于FPGA的改进等效脉冲计数法相对于等效脉冲计数法具有一定的优势,而且改进等效脉冲计数法的时间间隔测量系统的分辨率可达到400ps,测量时间范围达到1100s。利用FPGA作为核心芯片对系统进行设计,达到了简化电路设计、提高系统稳定性和可靠性的目的,随着微电子技术的发展本文的设计方案还有提升的空间。