论文部分内容阅读
如今,微电子产品的集成度不断提高,随之而来的是产品设计和制造工艺的难度日益增大。低功耗、小型化、高速度、大容量等特点渐渐成为IC设计者的努力方向。存储器作为集成电路的主要存储部件得到广泛的应用。SRAM(Static RAM)存储器,即静态随机存储器是存储器中应用比较广泛的一类,其主要特点是数据的保存不依赖电路的不断刷新,所以存取数据速度快,工作效率高,主要应用于高速缓存。而SRAM控制器则旨在于实现SRAM与外界设备之间的数据传输。因此,高性能的存储器需要高性能的控制器,成功设计一款高性能的控制器具有重要意义。在设计中,SRAM控制器是通过AHB总线进行数据传输的。因此,SRAM控制器的设计必须和AHB总线协议相兼容。本文通过对SRAM存储器及AHB总线传输特性进行研究,全面了解存储器的时序控制方式、数据存储方式,分析SRAM存储器的功耗来源。在此基础上设计了一款基于AHB总线协议的SRAM控制器,该控制器可以控制容量为64K的SRAM存储器。其中64K的SRAM存储器是由Artisan公司的Memory Compiler生成。在设计完成后,使用VCS逻辑仿真工具对电路进行验证,经验证,本文所设计的控制器可以实现SRAM与AHB总线之间的数据传输。为了方便测试,在设计中加入BIST结构。经反复设计,最终采用8片8K的SRAM存储器,这样很大程度降低整个电路的功耗。逻辑门级优化技术可以有效降低数字电路的功耗,常用的优化方法包括:单元映射、公因子提取、路径平衡等。本文将这些常用的方法用在SRAM控制器的功耗优化当中。在综合过程中采用的是TSMC 90纳米的工艺库。经过反复优化后,最终得到的电路,总体功耗大幅降低,面积也有明显减小。最终综合的功耗为11.2mW,面积为1.037mm~2。