随着现代通信系统和混合信号领域的发展，人们对信号源的要求不断提高。直接数字频率合成器（DDS）由于具有快速的频率转换时间、极高的频率分辨率和连续的相位变化等优点，已被广泛应用于现代数字通信系统中。论文基于ASIC展平式设计流程，对GHz DDS进行了系统的理论研究。首先介绍了DDS的基本结构及工作原理，分析了DDS的杂散来源及抑制杂散的常用方法。重点研究了利用CORDIC算法实现相位/幅度转换逻辑，采用了改进的CORDIC相位映射，降低了电路的复杂度。利用内插结构提高了时钟采样频率，并改善了输出信号的杂散，与传统CORDIC结构相比，内插后输出信号SFDR改善大约为11dB。本文对传统DDS结构进行了改进，通过SPI串口可以将外部数据输入片内，访问输出信号的三个参数：频率、相位和幅度，使DDS能够输出FSK、PSK、chirp等各种不同类型的调制信号。论文基于SMIC0.18μm1P6M标准CMOS工艺，对DDS进行了功能和时序仿真、静态时序分析，并完成了FPGA片上验证。结果表明，DDS的最大时钟采样频率为1GHz，频率分辨率为0.23Hz，输出频率为82MHz时，SFDR为86.7dB，DDS芯片数字部分的面积为2.3mm2，完全满足设计要求及应用需求。