论文部分内容阅读
本论文针对集成电路发展面临的挑战,探索了增强栅控特性的新器件结构技术方案,包括:开发了扇贝形S-FinFET,GAA Si NW和堆叠GAA Si NW MOSFET制备的关键技术,并获得了优异的器件结构和电学性能;同时,探索了基于主流体硅FinFET技术的SiNW传感器设计、制备和优化,并在细胞离子活动检测中得到应用。本文的主要工作和贡献如下:(1)发现并解决了侧墙转移(SIT)技术制备扇贝形状的fin(S-fin)不对称的问题。首次提出了非对称侧墙造成扇贝形状的fin(S-fin)刻蚀不同步的机理,以及通过降低硬掩膜(HM)高度来改善扇贝形状的fin(S-fin)非对称性的方案,并完成实验验证,成功制备出对称的扇贝形状的fin(S-fin);基于对称的扇贝形状的fin(S-fin),通过采用源漏选择性外延,减小了 90%的源漏电阻,制备出扇贝形S-FinFET器件驱动性能达到FinFET器件水平,比FinFET器件亚阈值摆幅(SS)减小了 25%,漏致势垒降低(DIBL)减小了 54%,具有更好短沟道效应(SCEs)控制性能。(2)新型Si NW FET器件制备关键技术与集成技术研发。通过采用低温低阻NiPt硅化物形成金属化源漏(MSD)的方案,显著降低源漏寄生电阻,从而将新型Si NW N/PMOS器件性能提高大约30倍,驱动电流达到了该类器件最好水平,并具有优异的短沟道效应(SCEs)抑制特性;通过全金属源漏与Si界面的晶格失配,成功地在器件沟道中引入张应力,有效的增强了电子迁移率;同时,通过肖特基势垒源漏(SBSD)技术使源漏寄生电阻进一步降低,使P型介质隔离SiNW器件驱动性能提高50%。(3)后栅GAA Si NW MOSFET层间介质(ILD0)材料改进与优化。针对等离子体增强化学气相沉积(PECVD)SiO2形成层间介质(ILD0)材料在SiNW沟道释放和形成等工艺处理过程中遭到严重破坏的难题,提出采用低压化学气相沉积(LPCVD)SiNx作为层间介质(ILD0)层的方案,并通过实验证明该方案形成的层间介质(ILD0)材料可以大幅提高后栅Si NW制备的工艺处理窗口和器件良率,为GAA Si NW MOSFET制备提供了很好的解决方案。(4)开展了一系列堆叠GAA Si NW/NS MOSFET制备关键技术研究,包括GeSi/Si叠层外延、Si NW选择性腐蚀与NW释放、热预算对GeSi/Si叠层扩散影响及优化;通过工艺模块串联与器件集成,开发并获得兼容主流体硅FinFET工艺的堆叠 GAA Si NW/NS MOSFET。(5)首次将基于主流体硅FinFET技术的侧墙转移(SIT)技术用于制备Si NW传感器,大幅提高了 Si NW传感器件制作效率以及均匀性。根据细胞尺寸大小、特定液体测试环境等对Si NW传感器进行了设计和制备,并成功应用于细胞离子活动探测领域。在未来细胞离子活动记录、药物试验平台和疾病诊断等领域有重要的研究和应用价值。(6)面向未来规模应用,首次提出和实现了通过侧墙转移(SIT)+普通光刻形成的混合光刻技术制备Si NW传感器,实现了高效率、低成本、波动性(variation)小的Si NW器件制备方案;并成功在先进200 mm CMOS工艺线制备出Si NW传感器。实验结果证明SiNW器件较工艺优化前寄生电阻减小了 97.2%,器件均匀性进一步大幅提升,为未来实现该技术规模应用提供关键技术。