H.264是由ITU的视频编码专家组(VCEG)和ISO/IEC的活动图像编码专家组(MPEG)的联合视频组(JVT)共同开发的新一代视频压缩编码标准。新标准采用了多模式帧间预测、1/4像素精度估计、基于上下文的熵编码、整数DCT变换和去方块滤波等先进视频编码技术,具有高压缩比和良好的网络适应性,满足在低码率情况下进行高质量的视频传输,已经被广泛的应用在许多视频开发方面。随着EDA技术的发展和大规模可编程逻辑器件性能的不断提高,SOPC技术结合了SOC和PLD、FPGA的优点,已被广泛应用于许多嵌入式开发领域。本文在深入研究H.264编解码算法的基础上,采用ALTERA公司推出的DE2开发板,进行了基于SOPC的H.264视频编解码系统方案设计。重点研究了CAVLC熵编码、反量化反变换和去方块滤波的FPGA设计。论文工作主要包括以下几个方面:1) CAVLC是根据残差经过整数变换量化后的分布特性进行压缩,进一步减少冗余信息,相对于CABAC来说复杂度比较低,对编码速度影响比较小。论文通过对CAVLC编码算法的分析,总结出CAVLC编码流程,完成了CAVLC熵编码器的硬件设计,该编码器采用了三级流水线操作,显著的提高了其编码效率。对整个CAVLC熵编码器进行了仿真并在FPGA上进行了验证,验证结果表明,该方案编码系统时钟可达100MHZ以上。2)根据反量化反变换的算法流程和实现结构,对残差系数的反量化、反整数DCT变换和DCT变换系数中直流系数的反Hadamard变换与反量化的硬件设计进行了具体介绍,在此基础上,实现了对CAVLC熵解码输出的宏块残差的反量化反变换模块硬件设计,完成了仿真验证。3)通过对去方块滤波算法的分析,提出了一种H.264/AVC去方块滤波器的硬件实现结构,采用5级流水线设计提高去方块滤波处理速度,并改进滤波次序以满足流水线处理的需要。该滤波器采用三层状态机控制滤波过程,有效的降低了硬件设计的复杂性,通过适当增加内部SRAM的使用提高了系统处理速度和数据的吞度量。对整个去方块滤波器进行了仿真并在FPGA平台上进行了验证,验证结果表明,对于CIF大小的图像,可以满足25帧/秒的实时滤波。综上述,论文工作达到了预期设计目标,对H.264的应用开发提供了一定的参考。