论文部分内容阅读
软件无线电技术可以将诸如蓝牙、WLAN、手机通讯和GPS等多个功能模块集中在一个芯片上,该技术能够覆盖这些模块所需要的所有工作频段范围,促进了设备小型化的进程,也降低了芯片设计的成本。射频接收机系统无疑是软件无线电技术的重要硬件支撑,而低噪声放大器作为射频接收机的前端模块,在整个系统中发挥了重要的作用。本文基于JAZZ 0.18um SiGe BiCMOS工艺,旨在设计两版工作在0.3-4GHz的高线性度超宽带低噪声放大器电路。本论文中第一版电路的第一级采用电阻负反馈和共射共基的cascode结构实现宽带的输入匹配和良好的增益平坦性,并利用零点成峰技术进一步抬高高频增益,给版图寄生可能带来的高频性能恶化留出余度,为提高输入1dB压缩点,采用了导数叠加技术,即利用偏置在较低基极电压下的辅助共射管消除cascode结构中共射管的跨导三阶非线性项,第二级采用射随器结构进行宽带的输出阻抗匹配并提高反相隔离度,为避免线性度的恶化,射随器的工作电流通过偏置管偏置到较大的工作电流状态,输出端串联金属电阻用以补偿输出电阻的实部阻抗;第二版电路采用包含两支路的噪声相消结构,第一支路同样为带有电阻负反馈的共射共基结构,为了与第二支路的信号相叠加、噪声相消除,利用NMOS管实现的源极跟随器传输有用信号和需要被消除的噪声,该管同时给第二支路提供阻性负载,第二支路为采用了零点成峰技术和导数叠加技术的共射放大结构,该级以NPN BJT为放大管、NMOSFET为负载管,即便在相同的工作电流下也可提供较高的电压增益,另外源极跟随器的输出阻抗用以进行输出阻抗匹配。第一版电路在完成版图设计和参数提取后所达到的后仿性能为:17dB<S21<17.8dB、2.7dB<NF<2.82dB、IIP1dB为-9.4dBm、功耗为41mW、输入输出匹配良好;第二版电路所达到的后仿性能为17.3dB<S21<17.7dB、2.63dB<NF<2.86dB、IIP1dB为-8.9dBm、功耗为33mW、输入输出匹配良好。总的来说,两版电路的后仿性能均能满足指标要求,并且为实际芯片生产制造过程中可能引起的性能恶化留出了足够的余量。