TDC（Time-to-Digital Converters）技术广泛应用于核物理实验、航空航天、核医学成像、自动化测试仪器和激光测距等领域。本文基于FPGA的高精度TDC研究是根据与宁夏融神威自动化仪表公司合作的高精度超声波流量计项目并结合自身的研究基础展开的。超声波流量计通过TDC检测超声波信号的时间间隔来完成流量检测的功能,所以TDC是实现准确测量流量的关键。在实际中,超声波流量计中TDC的分辨率和线性度对超声波流量计的精度有一定的影响,所以实现具有较高精度的TDC对提高超声波流量计的精度具有至关重要的意义。本文围绕高精度时间数字转换系统测量原理及其FPGA实现方法进行研究。首先对FPGA芯片的内部结构进行研究,并对采用FPGA设计TDC的可行性进行研究,探究实现TDC的不同方法及其各自的优缺点;然后根据以上分析,在FPGA中实现了一种高精度TDC;最后在搭建的超声波流量计平台上采用码密度法的测试方法对所实现TDC的性能进行对比分析。本文的主要工作如下:（1）在FPGA中搭建基本缓冲器延迟链TDC。在实现过程中,为了改善缓冲器构造的延迟链的延迟一致性,利用手动布局布线的方法对TDC中的缓冲器在FPGA中的位置进行调整,使它们整齐排列,并在Chip Planner中根据其走线情况分析延迟链中延迟单元的延迟时间一致性问题。（2）通过分析使用不同延迟单元构造延迟链和不同方法组织延迟链对TDC性能的影响,使用Verilog HDL硬件编程语言实现了一种基于加法器进位链构造延迟链的游标环形振荡器结构TDC,即高精度TDC。在该TDC中,利用游标法组织细计数模块中两条具有延迟差的加法器进位链构成的延迟链可以有效减小FPGA基本逻辑单元之间间距不同和进位链延时时间不一致对系统线性度的影响。（3）在搭建的超声波流量计测试平台上,利用码密度测试法的基本原理对所实现的TDC延迟链进行测试,即利用延迟链中延迟单元的延迟时间与落在其上面的脉冲数成正比,分析其分辨率、线性度和精度性能。测试结果表明,该高精度TDC基于加法器进位链构造的延迟链在Cyclone Ⅳ E EP4CE6E22C8 FPGA上获得了 39ps的分辨率,微分非线性和积分非线性分别为（-0.28,0.33）LSB和（-2,0.62）LSB,精度为31ps。综上所述,本文实现的基于FPGA的高精度TDC具有良好的测量分辨率,较高的非线性度和精度性能,对超声波流量计具有较好的应用价值。