碳化硅（SiC）材料作为第三代宽禁带半导体材料,以其为衬底制备的金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field Effect Transistor,MOSFET）具备优越的性能。然而,在功率转换领域应用中,MOSFET在关断瞬间,外接或寄生的电感存储的能量通过功率器件释放,迫使器件发生雪崩击穿,产生的高压大电流冲击极易造成器件失效。值得注意的是,SiC材料的介电常数约为二氧化硅（SiO₂）的3倍,因此在雪崩状态下,MOSFET氧化层承受的电场强度远高于SiC的电场强度,这使栅氧化层面临严峻的可靠性挑战。利用非钳位感性负载下的开关过程（Unclamped Inductive Switching,UIS）可模拟器件在系统应用中所承受的极端电应力情况,可用于评估器件的抗雪崩能力。本文旨在设计一款1700V SiC MOSFET器件,并针对其UIS动态特性进行研究,以提高SiC MOSFET器件的雪崩鲁棒性。本文首先利用半导体数值分析工具Silvaco TCAD设计优化了1700V SiC MOSFET器件元胞结构的物理尺寸参数,包括器件漂移层区的掺杂浓度和厚度、N⁺/P⁺源区和Pbase区的浓度分布、JFET区的宽度和掺杂浓度等,着重研究了器件导通电阻和击穿电压与器件结构参数的相互关系,获得的SiC MOSFET器件的漂移区掺杂浓度和厚度分别为6e15cm^-3和14μm,JFET区域宽度为2μm,栅氧厚度为60nm。接下来对多区缓变间距场限环终端结构展开了研究,获得了2180 V的反向阻断特性。其次,本文研究了SiC MOSFET器件结构特点及其UIS失效机理和模式,获得了不同物理结构和电路参数对其特性的影响。考虑国内现有SiC MOSFET制造工艺技术以及UIS对器件可靠性的影响,基于雪崩电流路径分离的思想,提出了一种深槽P⁺源极MOSFET结构,使得雪崩击穿点从Pbase/N-Drift拐角处转移至P⁺源极下方,减少了雪崩过程中栅氧化层中热载流子的注入。相较于平面型MOSFET结构,深槽P⁺源极MOSFET在雪崩击穿时的栅氧化层最大电场强度下降了15%,有效提高了栅氧化层的可靠性,改善了SiC MOSFET器件的UIS可靠性。最后,根据SiC MOSFET器件的元胞和终端结构设计参数,基于国内SiC MOSFET器件制备工艺平台,开展了深槽P⁺源极SiC MOSFET器件流片实验和测试分析研究。测试结果表明:当V_GS=22V,V_DS=2.5V时,漏源电流I_DS为15A,比导通电阻为16.7mΩ·cm²;阈值电压为3V;击穿电压为1850V,结终端效率为理想平行平面结击穿电压的84%。本文通过开展1700V SiC MOSFET器件设计以及其UIS特性研究,为高动态可靠性SiC MOSFET器件的研制提供了前期研究基础和技术指导。