高速模数转换器(ADC)被广泛应用于通信、测量等领域,在传统通信系统中,快闪型ADC和流水线式ADC往往作为高速转换器的首选方案。在先进CMOS工艺下,模拟电路设计的主要挑战是如何实现高线性、高速度和高动态范围,以及降低电源电压和功耗。基于电路数字化的特征,逐次逼近寄存器型(SAR)ADC成为一种极具竞争力的产品,在高速模数转换领域展现出了优越性。得益于工艺进步,单通道SAR ADC可以实现GHz水平的采样率。而将SAR ADC作为子通道的时间交织ADC可以到达几十GHz采样率,成为超高速转换领域的优选方案。提高单通道SAR ADC的采样率、面积效率以及能效比,不仅可以提高整个时间交织系统的性能,而且可以通过减少通道数量从而减少校准工作量以及系统成本。本文对SAR ADC以及两步式ADC的结构做了具体研究,传统SAR ADC受限于单级结构特点,提高采样率已遇到瓶颈。本文设计了两款高速低功耗两步式SAR ADC,运用无源传递残差电压技术,缩短级间电压传递时间。在第一款10位1GS/s SAR ADC中,应用电荷分压技术为第二级DAC提供参考电压,很大程度上减小了第二级电容并提高整体速度。在28nm CMOS工艺下,前仿结果显示,高频输入时ADC的SNDR、SFDR和ENOB分别为56dB、70dB、9.1bit。在第二款10位900MS/s SAR ADC中,应用了四输入比较器来减少电容、实现级间增益匹配。在28nm CMOS工艺下,该ADC版图面积仅为55?85μm2,后仿真结果显示,在900MS/s采样频率、高频输入时ADC的SNDR、SFDR和ENOB分别为52.2dB、63.2dB、8.39bit。