浅沟槽隔离技术是一种新的MOS集成电路隔离方法,它可以在全平坦的条件下消除局部氧化(LOCOS)技术的“鸟嘴”缺陷,绝缘层可以更厚,可以减少电极间的漏电流和承受更大的击穿电压。目前己经成为0.25um以下集成电路的生产过程中的标准器件隔离技术。浅沟槽隔离工艺首先利用各向异性的干法刻蚀工艺在隔离区刻蚀出深度较浅的沟槽,再使用CVD工艺进行氧化物填充,随之使用CMP工艺除去多余的氧化层,达到在硅片上形成沟槽氧化物隔离的目的。本实验的目的是在原有的0.18um的工艺条件下,将产品所有的尺寸等比缩小0.9倍,即将0.18微米工艺流程变成了0.16微米工艺流程。因为整个工艺膜层的结构不变,但需要改变了STI开口的大小,这将对这个刻蚀工艺条件在量产产品上的可靠性及通用性进行考验,由于STI开口角度的参数不变,所以我们将在设备的基本工艺条件的基础上结合经验及实验结果对工艺条件进行优化。实验的结果说明02流量的调整将对STI开口角度的调整起到非常关键的作用,通过对Si刻蚀步骤的时间调整可以很好的控制沟槽深度。工艺配方调整后,我们得到了符合产品要求的STI剖面,并且硅片面内不同单元的均一性很好,然后我们通过试生产试验片的方法检验了产品的良率及击穿电压,并使新的工艺条件得以在大批量生产的产品中成功应用。