数字水印技术是将重要的信息（即数字水印）嵌入到数字载体当中，同时不影响载体的使用价值也不容易被人的感知系统察觉到的技术。设计的基本思路是对比较重要的信息进行置乱、编码后，嵌入到宿主媒体的频域（DCT变换或小波变换）中，从而达到隐藏信息而不改变宿主媒体的视觉效果的目的。设计以FPGA为硬件平台，以DCT变换和LDPC编译码为技术支撑，通过Nios_II软核进行数据流控制，实现了性能和速度均优良的片上水印系统。LDPC（Low Density Parity Check Code）码是目前最优秀的码字之一，该码具有很强的抗干扰能力，且随着码长和码率的增大其性能还有较大的提高，并且其接近香农传输极限的性能使其成为第四代通信系统（4G）信道编码的标准，鉴于这些优点，将其引入到数字水印系统中可大大提高系统的抗干扰能力和传输速度。论文通过FPGA实现了LDPC编译码算法，针对Verilog语言的特点选用了“π旋转矩阵构造法”进行编码，其中的“皇后算法”较好的避免了H矩阵中小环的出现；译码采用“UMP BP-Based（最小和或最大积）算法”，引入Q8（定点数）格式表示数据类型，从而避免了浮点数运算，较大地提高了算法的执行效率。基于Q格式，论文提出了用硬件描述语言（Verilog）实现复杂算法的设计理念，同时也用该语言的状态机设计实现了LDPC编译码算法，程序中没有使用任何公司的IP核，生成的Verilog硬件模块适用于所有FPGA。论文将LDPC编码技术与数字水印技术相结合，利用LDPC码超强的纠错能力提高数字水印的鲁棒性和隐匿性等。系统以Nios_II为核心，触摸屏和SD卡等外围设备组成，提供嵌入水印和提取水印两种模式，可对SD卡中的宿主图片和水印图片进行多种操作。软件方面，宿主图片采用DCT变换进行时频转换；水印图片用Amold变换和LDPC编码进行二次处理，进一步增强水印的各项性能；宿主和水印图片基于R系数进行嵌入和盲提取，灵活性较好；利用Verilog语言实现了LDPC编译码硬件模块，整个编译码算法不涉及小数运算，从而大大提高了程序运行速度，系统基本实现了实时性。