随着我国电子信息产业的不断发展,数字信号处理器(DSP)在航天、通信、工业控制等领域获得了极为广泛的应用,DSP会朝着高性能、低功耗、拓展多种应用的方向迈进。中断系统作为DSP的重要组成部分,控制着外设和DSP内核之间的通讯,其稳定性、实用性直接关系到DSP系统的工作状态,因此中断系统的优劣是影响整个DSP性能的重要因素之一。该课题来源于一种应用于工业控制领域的国产DSP芯片,在阐述中断系统的基本概念和工作过程的基础上,为该芯片设计了一种符合其要求的中断系统。该DSP芯片外设资源十分丰富,中断系统需要满足众多外设中断的需求,因此提出了含两级向量的三级中断系统作为实现方案。三级中断结构能够很好地适应大量中断源的中断请求,两级向量分则别是CPU级中断与外设级中断的“身份证”。中断系统的硬件部分采用了自顶向下、分层次、分模块的设计方法,先对中断系统的顶层硬件电路结构进行设计,后将中断系统的三级结构——外设级、PIE级以及CPU级——分别进行设计,重点是对PIE控制器进行设计,对中断相关的关键寄存器用Verilog HDL进行描述。DSP内核采用八级流水线结构,并提出精确中断方式,这种方式是与流水线结构相适应的。精确中断的方式使得中断响应的操作可以立即进行,无需等待。这种方法有助于提高中断的效率以及灵活性,可以降低内核设计的复杂程度。对不同的中断事件进行仿真验证,结果表明设计达到了预期的要求。之后对芯片进行流片测试,证明了所设计的中断系统的可用性。