随着人们对无线通信需求的日益增加，无线通信技术从上世纪后期迎来了发展的黄金时期，其对于射频前端电路的低功耗、高集成度、低误码率和高性能等要求不断提升。半导体工艺尤其是CMOS工艺发展迅速，低成本、便于集成的特点是其最大优势。因此，用CMOS工艺实现的射频集成电路逐渐成为人们研究的热点。对于无线接收机，低噪声放大器处于系统的第一级，往往会直接与天线相连，因而噪声系数、输入输出反射系数、增益以及线性度等指标都会成为无线接收机能否有效接收微弱射频信号的决定性因素。本文从分析高线性度低噪声放大器的各项性能指标入手，从理论上逐一分析每个电路性能的影响因素，并提出相应的优化方法；对比分析了低噪声放大器不同的电路结构以及提高线性度的几种方案，根据课题背景选取了最优方案，最终完成电路设计。基于TSMC90nm CMOS工艺，对电路性能进行仿真验证，总结出了一套高线性度低噪声放大器的设计思路。最后，进行流片测试，对比并分析实测结果与版图后仿结果，完成了课题要求。芯片采用3.3V电压供电，测试结果表明，在工作频率，噪声系数小于1.7dB，功率增益为14.9dB，输入反射系数为-12.1dB，输出反射系数为-21dB，输出三阶交调点为29.1dBm，消耗电流为45mA。芯片工作正常，性能指标满足了设计要求。