近年来移动通信快速发展,人们对通信系统的要求越来越高。射频功率放大器是无线通信系统必要的组件,它工作在非线性区时会带来严重的带内失真和带外频谱泄漏。在解决这类非线性失真的线性化技术中,数字预失真使用非常广泛。数字预失真系统中记忆非线性模型的选择将直接影响系统的性能,与传统记忆多项式模型不同,分段线性化技术是将非线性系统看成若干个线性系统的叠加,从而降低了模型的复杂度。考虑到分段线性化模型的优势,本文设计并实现了一种基于分段线性化模型的数字预失真系统。主要内容如下:第一,分析了射频功率放大器的失真特性和数字预失真原理。本文通过对比分析典型的非线性模型、预失真学习结构、常见的模型提取算法。确定选用分段线性化模型、预失真间接学习结构和反解方程的方式获取模型参数。第二,给出了分段线性化数字预失真系统的总体方案。对预失真参数计算模块和预失真模块进行了详细的说明。确定了FPGA（Field Programmable Gate Array）联合Micro Blaze软核实现参数计算的方式,预失真模块使用迭代结构实现,并通过仿真实验确定迭代次数为3次。并通过仿真实验验证了方案可行性。第三,完成了分段线性化数字预失真系统的FPGA实现。将分段线性化数字预失真系统的实现分为:预失真模块、信号源模块、数据选择模块、增益控制模块、软核接口模块和Micro Blaze软核等。详细的介绍各部分内部结构和工作流程。第四,进行了分段线性化数字预失真系统的测试与分析。在软件无线电平台上搭建测试环境,验证分段线性化数字预失真系统的性能。验证不同迭代次数的预失真效果差异。与LMS（Lowest Mean Square）算法实现的数字预失真进行性能对比。测试结果表明,随着迭代次数的增加ACLR（Adjacent Channel Leakage Radio）提升约15d B。与LMS算法实现的传统预失真系统相比,本方案的ACLR改善值提高了约20d B。本文设计的分段线性化系统取得了阶段性成果。