当集成电路的特征尺寸减小和集成的密度提高时，后段金属连线在芯片系统中所占的面积大小和成本价格占的比重也越大，按照半导体器件等比例大小缩小的原理，随着器件特征尺寸的缩小，芯片电流密度随之提高，导致金属化系统受到最为严重的影响。同时金属互连线层数越来越多，互连导线的截面积也越来越小，导致电阻增大，电容也变大，这样RC时间延时整体也在不断变大。0.25um技术下，晶体管自身的时间延迟相当于金属互连RC所带来的时间延迟，所以，特别是当该尺寸进一步减少到45/40nm，RC时间延迟引起的互连引线问题格外重要。后段互连延时主要跟互连线的阻值R和绝缘介质层的电容C相关，到了0.18um以后都采用电阻率比较小的金属材料铜作为互连材料。此外，采用低k值的介质层也有效的降低了电容，目前主流采用的是黑珍珠材料,引入BLOk薄膜作为低K材料与金属间的隔离层。要解决45/40nm后段RC延时，当没有找到更低阻的金属连线材料和K值更低的介质层材料时，要降低R和C的策略，可以通过铜互联的扩散阻挡层厚度来降低连线电阻，以及介质层的厚度匹配来降低等效电容。通过对45nm后段扩散阻挡层和低k绝缘介质层的分析，试验证明扩散阻挡层降低5A，电阻降低了2%；介质层增加200A，电容降低了6%，总体RC延时降低了8%。同时电迁移可靠性，晶圆的良率也得到保证。