运动估计器是视频压缩编码芯片的重要组成部分,同时也是最消耗计算资源的模块,其性能的好坏直接决定了视频图像的压缩质量,同时也决定了整个系统芯片的处理速度、功耗以及成本。运动估计由整数运动估计和分数运动估计组成。不论是自然的或合成的视频图像序列,相邻帧之间运动物体的位移很少正好是整像素精度的,因此使运动矢量具有分像素精度能提高运动估计的准确度。最新一代视频编码标准H.264/AVC中的运动估计达到了1/8像素精度,在提高了编码质量和压缩效率的同时,也使运算复杂度大大增加。尤其在整数运动估计已有很多高效VLSI结构的情况下,分数运动估计模块的计算耗时问题越加突出。因此为了完成高质量视频图像序列的实时处理,分数运动估计需要用硬件加速――进行高并行度VLSI结构设计。本文在研究H.264参考软件JM11.0中的分数运动估计部分的基础上,将分像素最佳匹配点搜索流程归纳为7个循环,提炼出其中的核心模块,并进行了改进,使其具有更高的并行度。然后结合VLSI设计实现的特点,提出了一种高性能的分数运动估计VLSI结构。该结构基于全搜索块匹配算法,采用了子块分解、垂直集成技术,用7x7脉动阵列实现半像素和1/4像素最佳匹配点的并行搜索,在空间上具有更高的并行度,不但减少了大量中间数据的存储与传输,节省了存储器资源,而且简化了数据流和控制流,使得硬件实现简洁有效。最后对该结构进行了逻辑功能仿真和验证,并在和舰0.18μm工艺下用Synopsys DC进行了综合,时钟频率可达147MHz,面积为276k门,每秒可以处理109K宏块,可以满足SDTV(1280x720)@30Hz一个参考帧的视频编码需要。