近年来,高速高精度流水线模数转换器(Pipeline ADC)被广泛应用于无线通信、移动多媒体等领域,是模数混合电路的研究热点。随着CMOS工艺中单管特征尺寸和电源电压的下降,设计高增益运算放大器很困难。考虑到其它模拟误差,数字校准算法被认为是提高ADC转换精度的关键技术。首先在Simulink中建立流水线ADC的行为模型,以仿真各种误差条件下校准算法的性能。然后,基于一般性校准原理重点研究用低速、高精度ADC提供参考信号校准高速、低精度ADC的方案。为提高低速ADC的精度,将应用于1比特/级的Offline算法移植到1.5比特/级,更好地消除了比较器失调电压的影响。增加冗余级使算法后台运行跟踪误差变化;同时引入增益补偿算法提高更新权重过程中输出码字的线性度。推导消除各种传统误差的校准模块结构和基于高精度参考信号估计权重的最小均方差(LMS)算法。增加非线性项消除低增益运放的非线性效应,在理论上证明该方法的可行性,并设计了逐级收敛权重的LMS算法。为后台更新权重,以最小化输出码字的差值和最大化特性曲线的线性度为目标设计两种并行收敛的LMS算法。此外,分析了下采样倍数对收敛性能的影响、快慢时钟同步、去除采样保持放大电路等关键问题和解决方案。Offline算法校准后,14比特ADC的SFDR性能从56 dB提高到99 dB,INL和DNL分别从50 LSB和1.3 LSB降低到1.4 LSB和0.4 LSB。通过该算法校准的低速ADC提供参考码字,10倍下采样且非线性效应的最大幅度为输出满幅度的5%时,12比特的高速ADC通过线性项校准后SFDR性能从35 dB提高到75 dB,收敛第1级的非线性项的权重后提高到85 dB以上。