在21世纪的如今,人工智能已经成为了研究热点并且应用于人类社会的诸多领域。深度学习是人工智能的重要领域,神经网络则是深度学习的基本框架,其中的代表性框架之一就是卷积神经网络。卷积神经网络擅长处理视觉信息,在图像的识别、分类等任务上有重要的应用。但卷积神经网络运算量庞大,要将其应用于对实时性和功耗要求都非常高的场合,需要在硬件设计上进行针对性的优化。本文提出了一种面向卷积神经网络的专用加速器。该加速器采用类脉动计算阵列,实现了卷积核并行和图像批次并行两种并行计算方式。数据处理采用了定点动态化的方案,避免了运算过程中的数据溢出问题。使用乒乓数据存储和传输方式,从而掩盖DDR到内部SRAM之间的数据传输时间。卷积参数均可配置,以提高其灵活性。该加速器在CMOS 14nm工艺下,实现了1GHz的工作频率,峰值运算能力达到2.08 TOPS,核心面积为1.86mm2,功耗为209.8mW。在AlexNet卷积层的测试中,吞吐率为950.2 fps,能效达到9.5 TOPS/W,计算效率达到96.2%,通过乒乓操作优化了3.5%～21.2%的数据传输时间（SRAM与DDR之间）。与国内外其他同类ASIC实现相比,实现了2.2～7.4倍的归一化吞吐率,4.5～34.1倍的能量效率以及11.1%～34.8%的计算效率提升。本文提出的加速器具有高性能、高扩展性等特点,适用于实时性要求比较高的场合,具有较好的应用价值。