近几十年来,芯片的生产工艺已经从60纳米发展到了7纳米,纳米级电子器件的发展前景越发的明朗。电子信息系统的推陈出新,半导体技术的每一次技术革新,都将对电子元器件的性能提出更高的要求。随着电子元器件晶体管尺寸的减小,存在两道难题需要我们去解决。第一,静电控制问题,晶体管沟道变短,相应的栅极调控能力变弱。第二,由于传统场效应管（MOSFET）的开启电压限制在0.5V以上,当晶体管结构变薄时,将导致关态泄漏电流会增大,功耗增大,继而产生散热问题。为解决上述两个问题,目前有两种有效方法:一是寻求性能优越的新型二维半导体材料作为晶体管的沟道材料;二是通过改进器件结构降低器件的工作电压和关态泄漏电流。本文将从以下两个角度开展基于新型二维半导体材料C₃N纳米带的双栅型场效应管（DG-MOSFET）及隧穿场效应管（DG-TFET）建模仿真工作。仿真结果表明基于C₃N纳米带的MOSFET和TFET能够在提升器件性能的同时降低器件的静态功耗。第一,针对新型材料C₃N纳米带,首先,利用第一性原理计算了四种不同宽度的扶手型C₃N纳米带以及一种锯齿型C₃N纳米带的能带结构,电子、空穴有效质量,载流子迁移率,电子输运等物理特性,以研究手性以及纳米带宽度对C₃N纳米带导电性能的影响。其次,对扶手型C₃N纳米带建模构造成MOSFET模型,利用纳米级器件多尺度建模仿真方法分别研究了C₃N纳米带MOSFET的沟道宽度,沟道长度,源漏掺杂浓度,栅极长度对器件性能的影响。最后,从器件的静态功耗,开关性能以及电流驱动能力等角度分析了扶手型C₃N纳米带MOSFET的器件性能。第二,为降低C₃N纳米带MOSFET的静态功耗,改善器件的开关性能,利用隧穿场效应管（TFET）的工作原理和设计方法,设计了基于扶手型C₃N纳米带PIN-TFET,PNIP-TFET模型,并同样使用纳米级器件多尺度建模仿真方法研究了C₃N纳米带TFET的器件性能。研究结果表明基于C₃N纳米带的PIN-TFET,PNIP-TFET结构相对C₃N纳米带MOSFET具有更低的器件静态功耗以及器件开关性能。