随着互联网的飞速发展，人们的生活中充满了各种多媒体技术。2003年3月份，ITU-T(国际电信联盟)颁布了H.264视频编码标准。H.264是一个新的数字视频编码标准，这个标准下，可获得比以往标准都高的编码效率，满足低带宽、高质量网络视频应用的需要。为了达到实时性，对视频编码技术提出了更高的挑战。作为视频压缩编码中运算量最大也最重要的一部分一运动估计，它能有效去除视频信号中存在的大量的时间冗余和空间冗余，使视频数据得到高效压缩，这是能够解决实时性的关键，也是视频压缩编码标准中的一个重要研究方向。　　 在分析了运动估计几种典型的算法，结合前人已有的硬件结构的基础上，结合高性能VLSI设计实现的特点，提出了一种改进的脉动阵列及流水线相结合的全搜索块匹配的整像素运动估计结构，并完成了其VLSI设计。先简要描述了H.264标准及其性能，对块匹配运动估计原理和相关参数对运动估计效果的影响进行了详细的介绍。接下来对全搜索算法和几种快速搜索算法作了一一介绍。然后重点介绍了两种脉动结构：1-D和2-D，阐述了各自的优点和不足。由于搜索区域中的相邻参考块之间有一定的数据重叠，为了重用这些重叠数据，提出了本文的数据流，根据数据流的特点给出了相应的硬件结构，采用串入并出的流水线，提高了计算速度的同时也大大减小了I/O带宽。最后利用FPGA的分块设计思想，先详细的划分了全搜索运动估计算法的各个功能子模块，编写了各个子模块的Verilog代码，并分块进行了功能仿真，子模块仿真通过后，把所有模块综合起来，进行了仿真。通过分析仿真数据，证明了本文设计的全搜索运动估计模块能够正常工作，并且能够实现全搜索算法的功能，输出正确的运动矢量。